软件无线电的根本思想是把A/D变换器尽可能地接近射频天线，用软件完成无线电体系的各种功用［1］。数字上变频器是软件无线电中发射机的中心部分，它的根本功用是增加基带信号采样率并将其上变频到载波频率上，通过发射天线发射出去。选用专用芯片完成数字上变频器集成度高，运用便利，可是短少灵敏性，在软件无线电中的运用受到限制，因而研讨运用可编程的FPGA完成数字上变具有重要意义。
半导体技能的开展使得FPGA的功用越来越高，现在较高功用的FPGA内嵌了丰厚乘累加单元和BlockRam单元，再凭仗可编程特色和高速并行结构，FPGA在越来越多的情况下可替代DSP和ASIC而成为未来数字信号处理的抱负挑选。FPGA内置越来越多的老练IP核，为研讨和开发者供给了便利，缩短了开发周期。
本文研讨了数字上变频原理，依据一组规划实例参数要求，运用Matlab仿真剖析，提出了满意体系功用的高效插值滤波器的结构，即积分梳妆滤波器CIC（Cascade Integrator-Comb Filter）和补偿滤波器（CFIR）级联的结构。在FPGA中选用Altera供给的IP核完成安稳牢靠的数字上变频。
1 数字上变频原理
数字上变频器的根本作业原理是将基带信号通过脉冲成形滤波器进行处理，以适应带限信道和消除码间搅扰（ISI）， 然后通过插值滤波器进步采样率，最终与正交载波进行数字混频。其原理框图如图1所示。
数字上变频器的中心部件是内插器和数字振荡器（NCO）。内插器通过在原始的采样距离内增加新的采样点来进步信号的采样率，因而在频域内发生原始信号的镜像频谱，需求通过低通滤波器［2］。本规划选用积分梳妆滤波器（CIC）和补偿滤波器（CFIR）级联结构来完成内插和低通滤波。上变频选用数字振荡器（NCO）完成。
2 插值滤波器的规划
2.1积分梳妆滤波器CIC
积分梳妆滤波器CIC，又叫Hogenauer filters， 具有结构简略、规整， 需求的存储小等特色。因为它不需求乘法器，加之滤波器的一切系数均为1， 并且运用积分环节减少了中心进程的存储量，因而常常运用在高速采样（高速采样使得乘法器个数太多）和插值比很大（插值比大使得FIR滤波器的阶数过高，需求保存的系数太多）情况下。
积分梳妆滤波器CIC一般由Integrator 和 Comb两个根本模块组成。Integrator 模块的差分方程为：
积分梳妆滤波器CIC其本质上等同于N个具有矩形冲击呼应的滤波器的级联。可是在完成上却减少了复杂度与资源耗费。CIC是一种在硬件完成上比较经济的滤波器结构。N越大，积分梳妆滤波器CIC幅频呼应越好［3］。
2.2 CFIR滤波器
虽然积分梳妆滤波器在插值比较大的情况下很有用，可是其呼应短少平整通带呼应和快速下降的过度带。为了处理这个问题，需求在积分梳妆滤波器CIC前面级联一级补偿滤波器CFIR。CFIR 幅频呼应函数：
积分梳妆滤波器CIC通过补偿滤波器CFIR的补偿后，其幅频呼应具有近乎水平的通带和快速下降的过渡带。
积分梳妆滤波器CIC、补偿滤波器CFIR以及二者级联后的信号别离如图2、图3、图4所示。从图中能够看出CIC与CFIR级联后的幅频呼应曲线通带平整，过渡带峻峭，有很抱负的幅频呼应曲线。
3 数控振荡器NCO规划
数控振荡器NCO（Numerically Controlled Oscillator） 是数字上变频器的重要部件，用于完成基带信号到中频信号的频谱搬移。数控振荡器具有频率分辨率高、频率改变快、相位可接连性改变及生成的正余弦正交特性好等特色，数字化的相位和起伏能够完成高精度的数字调制解调。本规划中NCO选用CORDIC算法，不占用RAM和DSP资源，只耗费逻辑资源。依据CORDIC迭代算法的数控振荡器仅用移位寄存器和加法器就可发生正余弦信号，不光省去了传统NCO巨大的存储器资源，并且具有数控振荡器频率分辨率高、频率改变速度快、相位可接连性改变和生成的正余弦正交特性好的长处［5］。本文规划的NCO 可编程，无杂散，动态规模可达100 dB。
4 硬件完成
本规划是在Altera QuatusII 8.0软件环境下完成的。在Altera FPGA EP2SGX90验证了数字上变频功用。因为数字上变频跟参数相关，不同的参数要求有不同的规划结构，因而本文以一组实践参数要求来介绍数字上变频如安在FPGA中完成。数字上变频参数要求如表1所示。
依据表1中数字上变频器的要求，在Matlab中仿真插值滤波器的参数。本规划选用2插值的补偿滤波器CFIR和4插值的积分梳妆滤波器CIC级联结构。补偿滤波器CFIR不只起到低通滤波器和2插值的效果，并且具有滑润CIC滤波器的效果。图4是参数R=4，M= 2，N=8时，补偿滤波器CFIR和积分梳妆滤波器CIC级联后的幅频呼应，从图中能够看到该幅频呼应的混叠按捺到达100 dB。
FPGA EP2SGX90具有丰厚的IP（Intellectual Property） 资源。运用其FIR IP和CIC IP完成插值滤波，运用NCO IP完成上变频。其间FIR IP系数选用对称结构，这样节约一半的系数存储单元。数字上变频器在FPGA中的完成框图如图5所示。因为补偿滤波器CFIR 和插值滤波器CIC IP核的特色，输入信号不是接连的，因而在规划中需求在二者的输入端增加FIFO。采样率为Fs的基带信号通过CFIR 2插值后采样率变为2Fs，相同该信号再通过4插值CIC滤波器后采样率为8Fs。FPGA选用流水结构，完成信号的实时处理。
本文规划的数字上变频体系完成了通带频率1.0 MHz，截止频率1.5 MHz基带信号通过8插值上变频到载频10 MHz的调制信号。该数字上变频占用的首要FPGA EP2SGX90内部资源如表2所示。成果表明，该体系在占用少数资源的情况下完成了数字上变频功用。
5 成果剖析
为了验证本文规划的数字上变频的功用，数据从数字上变频体系输出后通过AD9747芯片进行数模转化，模拟信号接到示波器上观察到的波形如图6所示。这儿运用的是LeCory公司的序列号LCRY0409N01153的示波器。 图中C3对应的是原始基带信号通过数模转化后的模拟信号，C4对应的是数字上变频后数模转化后的模拟信号。
本文研讨了数字上变频的原理，以实践工程需求为例介绍了运用FPGA规划数字上变频的进程。选用梳妆滤波器和补偿滤波器级联的结构使数字上变频有很好的内插滤波器特性。一起依据FPGA中CIC和FIR IP核的时序特色，规划了高效流水结构，这对实践的工程规划有重要的指导意义。本文规划的数字上变频具有可编程、信号精度高、体系无杂散动态规模高达100dB的特色，在FPGA中能安稳牢靠地运转。
