您的位置 首页 元件

根据可编程逻辑器件完成MPEG-4简易编码器和解码器核的规划

基于可编程逻辑器件实现MPEG-4简易编码器和解码器核的设计-您是否曾想在您的 FPGA 设计中使用先进的视频压缩技术,却发现实现起来太过复杂?现在您无需成为一名视频专家就能在您的系统中使用视频压缩。赛灵思新推出的 MPEG-4“ target=”_blank“》MPEG-4 编码器/解码器核可以帮助您满足视频压缩需求。

作者:Paul;Schumacher;Wilson;Chung

您是否曾想在您的FPGA规划中运用先进的视频紧缩技能,却发现完成起来过分杂乱?现在您无需成为一名视频专家就能在您的体系中运用视频紧缩。赛灵思新推出的MPEG-4“target=”_blank“》MPEG-4编码器/解码器核能够帮助您满意视频紧缩需求。

视频和多媒体体系正变得日益杂乱,因而能否取得适用于您的体系的低成本的牢靠IP核对您的产品上市极为要害。特别是,视频紧缩算法与标准已变成极为杂乱的电路,需求花费很长时刻来规划,而且常常成为体系测验和发货的瓶颈。这些MPEG-4简易(simpleprofile)编码器/解码器核或许正好能满意您下一个多媒体体系规划的需求。

运用

MPEG-4第2部分是下列国际视频编码标准系列中最新的标准:H.261、MPEG-1、MPEG-2和H.263。该标准于1999年被ISO/IEC同意作为《国际标准14496-2》(MPEG-4第2部分)。MPEG-4第2部分视频编解码器为很多多媒体运用供给了一个杰出的根底。该标准供给了一组特征和等级,可满意很多不同运用要求,如帧尺度和运用过失康复东西。这些运用的比如包含播送、视频修改、电话会议、安全/监督、以及消费电子运用。

MPEG-4第2部分运用的视频编码算法是从之前的编码标准开展而来。帧数据分红16×16个宏块,每个宏块包含6个8×8块,用于YCbCr4:2:0格式化数据。选用半像素分辨率对运动进行估量可被用来对来自前一帧的猜测块进行高效编码,而离散余弦改换(DCT)则供给了剩余处理功用,以创立当时帧的更具体的视图。简易紧缩标准供给12位分辨率的DCT系数,和每个采样8位的采样和重建帧数据。MPEG-4简易编码的功率在一系列编码位速率下均优于在MPEG-2中运用的上一代的编码功率。

典型的多媒体体系能够运用MPEG-4在一个更大的体系中作为视频紧缩组件。这种体系的一个比如便是端到端视频会议体系,它能够在两个或多个与会者之间传送紧缩的位流。这些源的称号能够改动体系要求,由于会议的首要演讲者或到会者或许需求较高分辨率的视频和音频。这种类型的体系能够扩展至视频监督和安全运用,显现台用户能够决议对一切视频相机运用镶嵌幕显现,仍是集合于某个相机视图,以进行具体的实时剖析。这些运用要求流的挑选在接收器处进行,且能够处理实时检查标准。

FPGA供给了杰出的可编程并发处理渠道,可支撑各种体系要求,一起又能满意体系吞吐率需求。赛灵思®MPEG-4解码器核能够运用专门针对您的运用和体系要求而定制的可弹性的多流接口来构建,一起MPEG-4编码器和解码器还可支撑用户规则的最大帧尺度。

依据可编程逻辑器材完成MPEG-4简易编码器和解码器核的规划

体系结构

图1和2别离显现了MPEG-4简易编码器和解码器核的框图。这些规划选用了依据硬件的流水线架构,编码器上供给了一个主机接口,用于完成软件操控的速率操控。运用内含的存储器操控器,编码器的原始捕捉序列和解码器的重建帧被存储在片外存储器中,以便快速、低推迟地存取像素数据。它还供给了一个简略的FIFO接口,用于传输紧缩位流,解码器可依据用户指定数量的位流定制构建。它还包含一个体系接口,以完成最大的可操控性和可观测性。

要创立可满意不同运用需求的可弹性多流规划,随核顺便的产品包中包含了很多用户指定编译时参数,从而使您可定制编码器和解码器。要创立资源高效的规划,您还能够设定最大支撑帧的宽度和高度。那么编译后的规划将包含满意的存储器和寄存器,以支撑低于或等于这两个参数的恣意帧尺度。其它参数能够让您对终究规划的弹性性进行彻底操控,精心构建一个专用于您的运用的体系。

pIYBAF_gb4WAWhC3AAJsztjuYAk411.png

表1和表2依据对最大支撑帧尺度和解码器输入位流数量的不同参数设置列出了编码器和解码器核的FPGA资源。表1中的一切编码器规划都运用了16个嵌入式XtremeDSP™切片,而表2中的解码器则运用了32个嵌入式XtremeDSP切片。这些规划针对Virtex™-4元件,这些元件包含很多18Kb块SelectRAM™存储器和嵌入式XtremeDSP切片。其它兼容FPGA系列包含Virtex-II、Virtex-IIPro和Spartan™-3器材。

请注意,解码器规划能够主动依据要支撑的位流数实例化输入FIFO数和支撑多路复用/分用电路。MPEG-4编码器可完成每秒约48,000个宏块的吞吐率,供给了超越简易等级5吞吐率标准的满意动力。一起,MPEG-4解码器规划能够坚持每秒约168,000个宏块的吞吐率,供给了对两个逐行SDTV”target=“_blank”》SDTV(720×480,60fps)视频流或14个CIF分辨率视频流进行解码的满意吞吐率。该解码器吞吐率是等级5简易编码器和解码器核所需吞吐率的四倍以上。

定论

MPEG-4简易编码器与解码器核选用独有的、可弹性的、多流功用规划,以满意您的特定体系需求。很多的不同运用能够在多媒体体系中使用这些核,包含视频会议、安全与监督、以及您要向国际展现的任何令人激动的新消费运用。

这些视频规划选用了高吞吐率、流水线架构以及满意的可定制参数,以创立专用于您的运用的资源高效的规划。

责任修改:gt

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/xinpin/yuanjian/340585.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部