从电路来说，总是存在驱动的源和被驱动的负载。假如负载电容比较大，驱动电路要把电容充电、放电，才干完结信号的跳变，在上升沿比较峻峭的时分，电流比较大，这样驱动的电流就会吸收很大的电源电流，由于电路中的电感，电阻（特别是芯片管脚上的电感，会发作反弹），这种电流相对于正常状况来说实践上便是一种噪声，会影响前级的正常作业。这便是耦合。
去藕电容便是起到一个电池的效果，满意驱动电路电流的改变，避免相互间的耦合搅扰。
旁路电容实践也是去藕合的，仅仅旁路电容一般是指高频旁路，也便是给高频的开关噪声进步一条低阻抗泄防途径。高频旁路电容一般比较小，依据谐振频率一般是0.1u，0.01u等，而去耦合电容一般比较大，是10u或许更大，依据电路中散布参数，以及驱动电流的改变巨细来确认。
旁路是把输入信号中的搅扰作为滤除目标，而去耦是把输出信号的搅扰作为滤除目标，避免搅扰信号回来电源。这应该是他们的本质区别。
沟通耦合电容
咱们在处理高速差分信号的时分，常常运用沟通耦合，也会运用直流耦合， 比方PCI Express咱们看到的是沟通耦合， 前期光模块和芯片之间的LVPECL则更多地运用直流耦合， 这篇文章咱们不计划评论什么状况下运用沟通耦合，什么状况下运用直流耦合，咱们要评论的是运用沟通耦合时需求处理的问题。
很简略的一个问题， 沟通耦合的电容需求挑选多大？咱们最常见的有0.1uF和0.01uF， 但是咱们有想过为什么吗？为什么不选更大或许更小的？今日咱们企图来用最简略的方法来解说，咱们先运用频域的方法。
频域
以PCIE为例， 咱们知道PCIE内含8b/10b编码，而且咱们知道它的所谓2.5Gbps （PCIE1.0）， 5Gbps （PCIE2.0），8Gbps （PCIE3.0）速率指的包含了8b/10b后的速率，也就波特率，这一点和以太网不一样，千兆以太网的SGMII接口速率其实1.25Gbps，去除8b/10b后比特率是1000M，所以这儿的千兆指的payload速率，而且PCIE的速率指的是加上开支今后的速率。
题外话不多说， 咱们知道8b/10b效果是保证0和1的平衡，使得信号不会呈现很长0和很长的1，避免接纳端的CDR失锁，也便是去除了信号的低频部分，使得信号的频谱保持在某个频率以上。如图所示通过8b/10b编码后信号的频谱在低频段衰减了8dB。
那么咱们怎样去除？为什么咱们要去除低频，保存高频呢？这还得从AC耦合的结构原理说起：
依据上图，咱们进一步细化一下模型如下：
咱们看到耦合电容和传输线的特征阻抗组成了一个高通的滤波器， 如下面的图所示咱们需求保证此High pass filter的截止频率（绿色线）要低于信号通过8b/10b后的频谱的最低点（赤色线），由于只要这样才干保证信号的能量完好的通过。
下面咱们来核算一下：
1. 传输线特征阻抗Zr=50；
2. AC coupling电容值为C；
3. PCIE信号通过8b/10b后的信号频谱也是已知的，用频谱仪测一下或许简略用速率（比方PCIE2.0的5Gbps）除以4简略预算一下， 由于8b/10b最长0或许1只要4位了；
下面咱们就来核算电容的值：
咱们很简略就能得出C的值了，简略吧。
时域
从时域来解说， 假如不必8b/10b的话，问题有两个，请看下面这段英文的精妙论说：AC coupled data signals would have DC drifts depending on the data content. A long sequence of 1´s will lead into positive drift and many 0´s will drift toward negaTIve voltage. 意思是说假如没有8b/10b的话，信号的长0和长1会使得信号自身发作直流漂移。
而加了8b/10b今后， CDR和康复和信号直流漂移问题处理，下面这张图咱们再来看， 所谓的“constant average value”现已趋于水平而不会上下摇晃。
咱们持续论述8b/10b在时域的效果，信号通过了ac coupling电容之后，相当于通过了一个高通的滤波器，会发作的问题如下，高频跳变的能量能够顺畅通过， 而低频的长0和长1则不能通过， 低频信号发作了畸变，而通过了8b/10b后，信号的低频部分被消除，也不会有畸变的工作发作了。
那么是不是说加了8b/10b后，运用ac coupling就什么问题都没有了呢？ 不是， 咱们需求细心考虑核算咱们的ac coupling电容的巨细。咱们先来看看通过high pass后时域信号发作的改变：
咱们看到依然有部分低频部分被去除，这可能是由于电容挑选不合理，咱们先来看看电容取值假如太小会怎样样？
电容假如取值太小，高速信号在充放电的时分，很显然简略饱满，咱们知道电容一旦饱满，阻抗就会变得很大，反抗外面的高速信号的改变，为什么小电容简略饱满呢？ 咱们幻想一下， 电容的正负极板其实是跟着信号跳变也在不停地做充放电，这样极板两头的极性才会跟着信号的凹凸而改变，假如是小电容再加上长0长1的低频部分到来，一下就充溢了。一旦充溢，终究导致信号的有用低频部分被去除，如下如所示，接连三个1就会导致电容饱满，咱们细心看一下改变的过程：
1） 开关打到1；
2） 电容阻抗无穷小，电阻分压最大；
3） 跟着电容充电，电容的阻抗在变大，假如饱满了，阻抗就变得无穷大，阻止外部的沟通改变，而且电阻上的分压变得很小，导致直流漂移；
4） 开关打到2；
5） 电容开端放电，如此循环往复。
咱们能够看到直流电平缓慢下降的直流漂移会带来什么， 会带来颤动，这种特别的颤动叫PDJ。
咱们看到呈现1110的数据时，就会在1到0改变的边缘违背，发作颤动，发作的原因很简略，便是由于直流电平的起点低了，导致下降沿比正常的周期跳变信号提早了， 这种颤动是咱们不喜欢的，一方面信号变形，别的一方面CDR需求盯梢而且修正这种颤动， 是的眼图质量裂化，误码率升高。
那么电容选太大会怎样样？ 当然很简略想理解，不能选太大的电容，由于大电容含有ESL/ESR，也会对信号有衰减。
所以从时域和频域的两个视点，咱们知道高速信号的ac coupling的电容挑选需求细心核算和考量， 不能随意。
