因为集成电路规划水平缓工艺技能的进步，集成电路规划越来越大，已能够将整个体系集成为一个芯片（现在已可在一个芯片上集成108个晶体管）。这就使得将含有软硬件多种功用的电路组成的体系（或子体系）集成于单一芯片成为可能。90年代晚期集成电路现已进入体系级芯片（SOC）年代。
20世纪80年代，专用集成电路用规范逻辑门作为根本单元，由加工线供应规划者无偿运用以缩短规划周期：90年代末进入体系级芯片年代，在一个芯片上包含了CPU、DSP、逻辑电路、模仿电路、射频电路、存储器和其它电路模块以及嵌入软件等，并相互连接构成完好的体系。
因为体系规划日益杂乱，规划业呈现了专门从事开发各种具有上述功用的集成电路模块（称做知识产权的内核，即IP核）的工厂，并把这些模块经过授权方法提供应其他体系规划者有偿运用。规划者将以IP核作为根本单元进行规划。IP核的重复运用既缩短了体系规划周期，又进步了体系规划的成功率。
研讨标明，与IC组成的体系比较，因为SOC规划能够综兼并全盘考虑整个体系的各种情况，能够在相同工艺技能条件下完成更高的体系方针。21世纪将是SOC技能真实快速开展的时期。
近年来因为整机的便携式开展和体系小型化的趋势，要求芯片上集成更多不同类型的元器材，如Si-CMOSIC、GaAs-RFIC、各类无源元件、光机
电器材、天线、连接器和传感器等。单一资料和规范工艺的SOC就受到了约束。近年来在SOC基础上快速开展的体系级封装（SiP），即在一个封装内不只能够拼装多个芯片，还能够将包含上述不同类型的器材和电路芯片叠在’—起，构建成更为杂乱的、完好的体系。
SiP与SOC比较较具有：
（1）可提供更多新功用;
（2）多种工艺兼容性好;
（3）灵活性和适应性强;
（4）低本钱；
（5）易于分块测验；
（6）开发周期较短等长处。
SOC和SiP二者互为补充，一般以为SOC首要运用于更新换代较慢的产品和军事装备要求高功用的产品，SiP首要用于换代周期较短的消费类产
品，如手机等。SiP在合格率和计算机辅佐规划方面尚有待进一步进步。
因为SiP的杂乱性，无论是在规划和工艺技能方面都提出了更高的要求。在规划方面需求体系工程师、电路规划、地图规划、硅技能规划、测验和制作等工程师团队一同协作一起完成最好的功用、最小的尺度和最低的本钱。首要经过计算机辅佐模仿规划选用的IC芯片、功率和无源元件等参数及布局；规划高密度布线中要考虑消除振动、过冲、串扰和辐射等；热耗散和可靠性的考虑；基板资料的挑选（包含介电常数、损耗、互连阻抗等）；拟定线宽、距离和通孔等规划规矩;最终规划出母板的布图。
SiP选用近十年来快速开展的倒装焊互连技能，倒装焊互连比引线键合具有直流压下降、互连密度高、寄生电感小、热特性和电学功用好等长处，但费用较高。SiP的另一大长处是能够集成各种无源元件。无源元件在集成电路中的用量日益添加，如在手机中无源元件和有源器材之比约为50：1。选用近年来开展的低温共烧多层陶瓷（LTCC）和低温共烧铁氧体（LTCF）技能，即在多层陶瓷内集成电阻、电容、电感、滤波器和谐振器等无源元件，就如同在硅片中集成有源器材相同。此外，为了进步管芯在封装中所占面积比多选用两个以上的芯片叠层结构，在Z方向上进行三维集成。其叠层芯片之间超薄柔性绝缘层底板的研发、底板上的铜布线、互连通孔和金属化等新工艺技能得到了开展。
SiP以其进入商场快、更小、薄、轻和更多的功用的竞争力， 现在己在工业界得到广泛地运用。其首要运用领域为射频／无线运用、移动通讯、网络设备、计算机和外设、数码产品、图画、生物和MEMS传感器等。
到2010年估计SiP的布线密度可达6000cm/cm2，热密度到达100W/cm2，元件密度达5000／cm2，I/O密度达3000/cm2。体系级封装规划也像SOC的自动布局布线相同朝着计算机辅佐自动化的方向开展。Intel公司最先进的SiP技能已将五片叠层的闪存芯片集成到1．0mm的超薄封装内。日本东芝的SiP方针是把移动电话的悉数功用集成到一个封装内。日本最近猜测假如全世界LSI体系的1／5选用SiP技能，则SiP的商场可达1．2万亿日元。SiP以其进入商场快的优势，在未来几年内将以更快的增长速度开展。我国在加速开展集成电路规划和芯片制作的一起，应当加大体系级封装的研讨和开发。
