在电路设计中，经常会遇到一些IC的引脚并未在运用中运用到的状况，那么，该怎么处置呢?首要，当然是阅览此IC的产品手册，检查里边的相关介绍。其次，即使没有从中得到清晰的处置信息，也不能等闲置之，咱们仍需了解其功用、存在(或应该存在)的电位、或许(或有必要)流进/流出的电流、对静电或RF影响的灵敏度，以及是否需求其他品种的容性或阻性负载，再决议处置方法，然后确保整个体系的安全可靠。
单片机未运用引脚的合理处理
一般咱们并不会把一切的单片机的引脚都用完，有时分咱们也在同一个产品上分凹凸配，因而怎么对待一些不运用的引脚就成了一个问题。首要咱们看一下单片机引脚的结构。
咱们能够发现，一般单片机的IO口都是能够装备的。
CMOS 器材引脚由N沟道和P沟道场效应管，一般在一个时刻，只需一个管子是注册的，可是，有一个十分短的时刻转换期，这两种管子都会部分导通，在一个管子封闭而另一个敞开的时分。一个没有端接的输进口或许振动或在一个中心电平上起浮，导致一切场效应管设备都将在一个微导通的状况，导致了管子的损耗，添加了噪声，并要耗费额定的电源电流。
(Input Only)输入专用管脚
1.运用上拉或下拉电阻，将每个未运用的引脚拉到VSS或VDD，这是引荐的运用方法
2.绑缚在一起，并用单个电阻上拉/下拉到VDD或地，节约元件数量和本钱，可是这削减了削减的灵活性。
(Input/Output)输入/输出引脚
1.每个引脚的下拉一个电阻到地(VSS)。
2.几个引脚连下拉同一个电阻到地(VSS)。
3.不衔接的针脚，软件程序装备IO口为输出口，并将它们设置为输出低。
4.衔接一个电阻到Vss，软件程序装备IO口为输出低。
5.直接衔接到地，软件程序把端口装备成高阻抗输进口，设置寄存器为输出低状况。
留意这将引发双发失误导致的问题(引脚从输入到输出的改变，输出从低到高状况改变)。
危险在于：
最终，我觉得仍是每个电阻接到地比较安全。
模仿IC未运用引脚留意事项
模仿IC上的未运用引脚或许会经过静电放电(ESD)而大大提高器材过早失效的危险。虽然不必的输出端能够不必衔接，并且一般也如此，但不管这个引脚是模仿的仍是数字的，一般最好衔接到一个电源。在单电源体系中，一般衔接的是负电源，即“地”，在双电源体系中则是中心电源轨，但也有一些重要的例外状况。有必要阅览深入浅出的数据手册，依照其间的主张行事。但是，假如其间没有涉及到这一内容，接地一般是极佳做法。
未运用的放大器输入端是一个重要的例外状况。将放大器未运用的输入端接地或许会添加功耗。因而，这种状况下的极佳做法，常常也是仅有安全的做法，是将放大器接成缓冲器，将该输入端衔接到两个电源轨之间的某一电位。
CMOS开关和多路复用器是对称器材，其信号输入端和输出端是能够交换的，因而一切未运用的引脚都应被视为输入，而不是输出。所以，这些引脚都应接地。
内部上拉或下拉电阻将输入端上拉至正电源或下拉至地。假如未运用的输入端具有这样的一个电阻，则不需求进行衔接。但是，假如衔接该引脚，则应将它与其电阻相同衔接到同一电源，由于任何其它衔接都会导致电流流入电阻，带来功耗(该功耗或许适当小，但只需或许就应防止任何糟蹋)。
特别要留意未运用的逻辑输入，由于在不运用时，某些逻辑输入有必要衔接到逻辑1。此外，某些逻辑输入具有三种状况，而不是两种，开路条件也被界说为一种逻辑状况，这种输入或许需求坚持不衔接。
总而言之，有必要将未运用IC引脚的衔接作为模仿电路设计进程的重要部分加以考虑，不行小看。
FPGA未运用引脚的装备
在运用FPGA进程中，未运用引脚的装备是很重要的。一般未用管脚设置成三态输入或弱上拉输入。
以Altera FPGA为例，一般是将没运用的管脚设置为三态输入比较安全。运用Quartus II 将未运用管脚设置为三态输入
挑选Assignments→Settings→Devices and Pin Options，翻开一个选项卡，选项卡中挑选Unused Pins就能够对未界说的管脚装备了As input tri-stated.
