简介
业界普遍认为，混合波束赋形(例如图1所示)将是作业在微波和毫米波频率的5G体系的首选架构。这种架构归纳运用数字(MIMO) 和模仿波束赋形来战胜高途径损耗并前进频谱功率。如图1所示，m个数据流的组合分割到n条RF途径上以构成自由空间中的波束，故天线元件总数为乘积m × n。数字流可通过多种办法组合，既可运用高层MIMO将一切能量导向单个用户，也能够运用多用户MIMO支撑多个用户。
图1. 混合波束赋形框图
本文将调查一个简略的大规模天线阵列示例，借以讨论毫米波无线电的最优技能挑选。现在深化检查毫米波体系无线电部分的框图，咱们看到一个经典超外差结构完结微波信号到数字信号的改换， 然后连接到多路射频信号处理途径，这儿主要是运用微波移相器和衰减器来完成波束赋形。
传统上，毫米波体系是运用分立器材构建，导致其尺度较大且本钱较高。这样的体系里边的器材运用CMOS、SiGe BiCMOS和GaAs等技能，使每个器材都能得到较优的功用。例如，数据转换器现在选用CMOS工艺开发，使采样速率到达GHz规模。上下变频和波束赋形功用能够在SiGe BiCMOS中有用完成。依据体系目标要求，或许需求依据GaAs功率放大器
和低噪声放大器，但假如SiGe BiCMOS能够满意要求，运用它将能完成较高的集成度。
关于5G毫米波体系，业界期望将微波器材安装在天线基板反面，这要求微波芯片的集成度有必要大大前进。例如，中心频率为28 GHz的天线的半波阵子距离约为5 mm。频率越高，此距离越小，芯片或封装尺度因而成为重要考虑要素。抱负状况下，单波束的整个框图都应当集成到单个IC中;实践景象中，至少应将上下变频器和RF前端集成到单个RFIC中。集成度和工艺挑选在某种程度上是由运用决议的，鄙人面的示例剖析中咱们将体会到这一点。
示例剖析：天线中心频率为28 GHz，EIRP为60 dBm
此剖析考虑一个典型基站天线体系，EIRP要求为60 dBm。运用如下假定条件：
天线阵子增益 = 6 dBi(瞄准线)
波形PAPR = 10 dB(选用QAM的OFDM)
P1dB时的功率放大器PAE = 30%
发射/接纳开关损耗 = 2 dB
发射/接纳占空比 = 70%/30%
数据流 = 8
各电路模块的功耗依据现有技能。
该模型以8个数据流为根底来构建，连接到不同数量的RF链。模型中的天线数量以8的倍数扩展，最多512个元件。
图2显现了功率放大器线性度跟着天线增益前进而改变的状况。留意：由于开关损耗，放大器的输出功率要比供给给天线的功率高2 dB。当给天线添加元件时，方向性增益跟着X轴对数值前进而线性前进，因而，各放大器的功耗要求下降。
为了便于阐明，咱们在曲线上叠加了技能图，指示哪种技能对不同规模的天线元件数量最佳。留意：不同技能之间存在堆叠，这是由于每种技能都有一个适用的值规模。别的，依据工艺和电路规划实践，详细技能能够完成的功用也有一个规模。元件十分少时，各链需求高功率PA(GaN和GaAs)，但当元件数量超越200时，P1dB降到20 dBm以下，处于硅工艺能够满意的规模。当元件数量超越500时，PA功用处于当时CMOS技能就能完成的规模。
图2. 天线增益与功率放大器输出水平要求的联系
现在考虑元件添加时天线Tx体系的功耗，如图3所示。同预期相同，功耗与天线增益成反比联系，但有一个限值。超越数百元件时，PA的功耗不再占主导地位，导致效益递减。
图3. 天线增益与天线Tx部分直流功耗的联系
整个体系的功耗如图4所示(包含发射机和接纳机)。同预期相同，接纳机的功耗跟着RF链的添加而线性前进。若将不断下降的Tx功耗曲线叠加在不断上升的Rx功耗曲线上，咱们会观察到一个最低功耗区域。
本例中，最低值出现在大约128个元件时。回忆图2给出的技能图，要运用128个元件完成60 dBm的EIRP，最佳PA技能是GaAs。
尽管运用GaAs PA能够完成最低的天线功耗和60 dBm EIRP，但这或许无法满意体系规划的悉数要求。前面说到，许多状况下要求将RFIC放在天线元件的λ/2距离以内。运用GaAs发射/接纳模块可供给所需的功用，但不满意尺度约束条件。为了运用GaAs发射/接纳模块，需求选用其他封装和布线计划。
优先挑选或许是添加天线元件数量以运用集成到RFIC中的SiGe BiCMOS功率放大器。图4显现，若将元件数量加倍，到达约256时，SiGe放大器便能满意输出功率要求。功耗的增幅很小，并且能够把SiGe BiCMOS RFIC放到天线元件 (28 GHz) 的λ/2距离以内。
将这一做法扩展到CMOS，咱们发现CMOS也能完成全体60 dBm EIRP，但从技能图看，元件数量还要加倍。因而，这种计划会导致尺度和功耗添加，考虑到电流技能约束，CMOS办法不是可行的挑选。
图4. 整个天线阵列的直流功耗与天线增益的联系
咱们的剖析标明：一起考虑功耗和集成尺度的话，当时完成60dBm EIRP天线的最佳计划是将SiGe BiCMOS技能集成到RFIC中。但是，假如考虑将更低功耗的天线用于CPE，那么CMOS当然是可行的计划。
这一剖析是依据当时可用技能，但毫米波硅工艺和规划技能正在获得严重前进。咱们估计未来的硅工艺会有更好的能效和更高的输出功率才能，将能完成更小的尺度并进一步优化天线尺度。
跟着5G的到来日益接近，规划人员将继续遇到应战。为毫米波无线电运用确认最佳技能计划时，考虑信号链的一切方面和不同%&&&&&%工艺的各种优势是有利的。跟着5G生态体系不断发展，ADI公司依托独有的比特到毫米波才能，致力于为客户供给广泛的技能组合(包含各种电路规划工艺)和体系化办法。
