SOPC一词主要是源自Altera, 其寓意是因为现在CPLD|0″>CPLD/FPGA|0″>FPGA的容量愈來愈大, 功用愈來愈好, 加上价格跌落的火上加油之下, 以往ASIC产品才干具有的 SoC观念, 也能移植到CPLD/FPGA上, 并且因为CPLD/FPGA的可编程(Programmable)才干, 使得CPLD/FPGA不仅能完结一个高复难度的系统, 并且还能快速改动系统的特性. 相似的观念也鉴于Xilinx的Platform FPGA.
SOPC及其技能
微电子技能的近期开展效果，为SOC的完结供给了多种途径。关于经过验证而又具有批量的系统芯片，能够做成专用集成电路ASIC而大量出产。而关于一些仅为小批量运用或处于开发阶段的SOC，若立刻投入流片出产，需求投入较多的资金，承当较大的试制危险。最近开展起来的SOPC技能则供给了另一种有用的处理计划，即用大规划可编程器材的FPGA来完结SOC的功用。
可编程逻辑器材产生于20世纪70年代。其呈现的开始意图是为了用较少的PLD品种代替品种繁复的各式中小规划逻辑电路。在30多年的开展进程中，PLD的结构、工艺、功耗、逻辑规划和作业速度等都得到了严重的前进。尤其是在20世纪90年代，呈现了大规划集成度的FPGA，单片的集成度由本来的数千门，开展到数十万甚至数百万门。芯片的I/O口也由数十个开展至上千个端口。有的制作商还推出了含有硬核嵌入式系统的IP。因而，完全或许将一个电子系统集成到一片FPGA中，即SOPC，为SOC的完结供给了一种简单易行而又本钱低价的手法，极大地促进了SOC的开展。
SOPC技能是美国Altrea公司于2000年最早提出的，并一起推出了相应的开发软件Quartus II。SOPC是依据FPGA处理计划的SOC，与ASIC的SOC处理计划比较，SOPC系统及其开发技能具有更多的特征，构成SOPC的计划也有如下多种途径。
依据FPGA嵌入IP硬核的SOPC系统
即在FPGA中预先植入嵌入式系统处理器。现在最为常用的嵌入式系统大多选用了含有ARM的32位知识产权处理器核的器材。虽然由这些器材构成的嵌入式系统有很强的功用，但为了使系统更为灵敏齐备，功用更为强壮，对更多使命的完结具有更好的习气性，一般有必要为此处理器装备许多接口器材才干构成一个完好的运用系统。如除装备惯例的SRAM、DRAM、Flash外，还有必要装备网络通讯接口、串行通讯接口、USB接口、VGA接口、PS/2接口或其他专用接口等。这样会添加整个系统的体积、功耗，而下降系统的可靠性。可是假如将ARM或其他知识产权核，以硬核方法植入FPGA中，运用FPGA中的可编程逻辑资源和IP软核，直接运用FPGA中的逻辑宏单元来构成该嵌入式系统处理器的接口功用模块，就能很好地处理这些问题。对此，Altera和Xilinx公司都相继推出了这方面的器材。例如，Altera的Excalibur系列FPGA中就植入了ARM922T嵌入式系统处理器；Xilinx的Virtex-II Pro系列中则植入了IBM PowerPC405处理器。这样就能使得FPGA灵敏的硬件规划和硬件完结更与处理器的强壮软件功用有机地相结合，高效地完结SOPC系统。
依据FPGA嵌入IP软核的SOPC系统
将IP硬核直接植入FPGA的处理计划存在如下几种不行完美之处：
- 因为此类硬核多来自第3方公司，FPGA厂商一般无法直接操控其知识产权费用，然后导致FPGA器材价格相对偏高。
- 因为硬核是预先植入的，规划者无法依据实践需求改动处理器的结构，如总线规划、接口方法，甚至指令方式，更不或许将FPGA逻辑资源构成的硬件模块以指令的方式构成内置嵌入式系统的硬件加速模块（如DSP模块），以习气更多的电路功用要求。
- 无法依据实践规划需求在同一FPGA中运用多个处理器核。
- 无法削减处理器硬件资源以下降FPGA本钱。
只能在特定的FPGA中运用硬核嵌入式系统，如只能运用Excalibur系列FPGA中的ARM核，Virtex-II Pro系列中的PowerPC核。
假如运用软核嵌入式系统处理器就能有用地战胜处理上述不利因素。
现在最有代表性的软核嵌入式系统处理器分别是Altera的Nios和Nios II核，及Xilinx的MicroBlaze核。特别是前者，即Nios CPU系统，使上述5方面的问题得到很好地处理。
Altera的Nios核是用户可随意装备和构建的32位/16位总线（用户可选的）指令集和数据通道的嵌入式系统微处理器IP核，选用Avalon总线结构通讯接口，带有增强的内存、调试和软件功用（C或汇编程序程序优化开发功用）；含由First Silicon Solutions（FS2）开发的依据JTAG的片内设备（OCI）内核（这为开发者供给了强壮的软硬件调试实时代码，OCI调试功用可依据FPGA JTAG端口上接纳的指令，直接监督和操控片内处理器的作业状况）。此外，依据Quartus II渠道的用户可修改的Nios核含有许多可装备的接口模块核，包含：可装备高速缓存（包含由片内ESB、外部SRAM或SDRAM，100MB以上单周期拜访速度）模块，可装备RS232通讯口、SDRAM操控器、规范以太网协议接口、DMA、定时器、协处理器等。在植入（装备进）FPGA前，用户可依据规划要求，运用Quartus II和SOPC Builder，对Nios及其外围系统进行构建，使该嵌入式系统在硬件结构、功用特色、资源占用等方面全面满意用户系统规划的要求。Nios核在同一FPGA中被植入的数量没有约束，只需FPGA的资源答应。此外，Nios可植入的Altera FPGA的系列几乎没有约束，在这方面，Nios明显优于Xilinx的MicroBlaze。
别的，在开发东西的齐备性方面、对常用的嵌入式操作系统支撑方面，Nios都优于MicroBlaze。就本钱而言，因为Nios是由Altera直接推出而非第3方产品，故用户一般无需付出知识产权费用，Nios的运用费仅仅是其占用的FPGA逻辑资源费。因而，选用的FPGA越廉价，则Nios的运用费就越廉价。
特别值得一提的是，经过Matlab和DSP Builder，或直接运用VHDL等硬件描绘言语规划，用户能够为Nios嵌入式处理器规划各类加速器，并以指令的方式参加Nios的指令系统，然后成为Nios系统的一个接口设备，与整个片内嵌入式系统融为一体。例如，用户能够依据规划项意图具体要求，为所欲为地构建自己的DSP处理器系统，而不用拘泥于其他DSP公司已上市的有限样式的DSP处理器。
依据HardCopy技能的SOPC系统
经过强化SOPC东西的规划才干，在坚持FPGA开发优势的前提下，引进ASIC的开发流程，然后对ASIC商场构成直接竞赛。这便是Altera推出的HardCopy技能。
HardCopy便是运用原有的FPGA开发东西，将成功完结于FPGA器材上的SOPC系统经过特定的技能直接向ASIC转化，然后战胜传统ASIC规划中普遍存在的问题。
与HardCopy技能比较，关于系统级的大规划ASIC（SOC）开发，有不少难于战胜的问题，其间包含开发周期长、产品上市慢，一次性成功率低、有最少的投片量要求、规划软件东西繁复且贵重、开发流程杂乱等。例如，此类ASIC开发，首要要求有高的技能人员部队、高达数十万美元的开发软件费用和昂扬的掩膜费用，且整个规划周期或许长达一年。ASIC规划的高本钱和一次性低成功率很大部分是因为需求规划和掩膜的层数太多（多达十几层）。但是假如运用HardCopy技能规划ASIC，开发软件费用仅2000美元（Quartus II），SOC级规划的规划周期不超越20周，转化的ASIC与用户规划习气的掩膜层只要两层，且一次性投片的成功率近乎100%，即所谓的FPGA向ASIC的无缝转化。并且用ASIC完结后的系统功用将比本来在HardCopy FPGA上验证的模型进步近50%，而功耗则下降40%。一次性成功率的大幅度进步即意味着规划本钱的大幅下降和产品上市速度的大幅进步，3种SOC计划的比较如表1-1所示。
表1-1 3种SOC计划的比较
项 目 依据ASIC的SOC 依据FPGA的SOC（SOPC） 依据HardCopy的SOC
单片本钱 低 较高 较低
开发周期 长（超越50周） 短（少于10周） 较短（少于20周）
开发本钱 规划工程本钱高掩模本钱高软件东西本钱高（超越30万美元） 规划工程本钱低无掩模本钱软件东西本钱低（低于2000美元） 规划工程本钱低掩模本钱低软件东西本钱低（低于2000美元）
一次投片状况 一次投片成功率低、本钱高、耗时长 可现场装备 一次投片成功率近乎100%，本钱低、耗时短
集成技能 0.25μs~65nm 0.25μs~90nm 0.25μs ~90nm
可重构性 不行重构 可重构 不行重构
HardCopy技能是一种全新的SOC级ASIC规划处理计划，行将专用的硅片规划和FPGA至HardCopy主动搬迁进程结合在一起的技能，首要运用Quartus II将系统模型成功完结于HardCopy FPGA上，然后协助规划者把可编程处理计划无缝地搬迁到低本钱的ASIC上的完结计划。这样，HardCopy器材就把大容量FPGA的灵敏性和ASIC的商场优势结合起来，完结关于有较大批量要求并对本钱灵敏的电子系统产品上。然后避开了直接规划ASIC的困难，而从原型规划提升至产品制作，经过FPGA的规划非常容易地移植到HardCopy器材上，到达下降本钱，加速面市周期的意图。HardCopy器材（如HardCopy Stratix系列、Excalibur系列FPGA）避免了ASIC的危险，它选用FPGA的专有搬迁技能。其HardCopy ASIC是直接在Altera PLD系统之上构建的，选用有用运用面积“逻辑单元海”内核。本质上，HardCopy器材是FPGA的准确仿制，剔除了可编程性，专用装备和选用金属互连运用的走线。这样，器材的硅片面积就更小，本钱就更低，并且还改进了时序特性。
