大部分传导 EMI 问题都是由共模噪声引起的。并且，大部分共模噪声问题都是由电源中的寄生电容导致的。
咱们侧重评论当寄生电容直接耦合到电源输入电线时会发生的状况。
1. 只需几 fF 的杂散电容就会导致 EMI 扫描失利。从本质上讲，开关电源具有供给高 dV/dt 的节点。寄生电容与高 dV/dt 的混合会发生 EMI 问题。在寄生电容的另一端衔接至电源输入端时，会有少数电流直接泵送至电源线。
2. 检查电源中的寄生电容。咱们都记住物理课上讲过，两个导体之间的电容与导体外表积成正比，与二者之间的间隔成反比。检查电路中的每个节点，并特别留意具有高 dV/dt 的节点。想想电路布局中该节点的外表积是多少，节点间隔电路板输入线路有多远。开关 MOSFET 的漏极和缓冲电路是常见的元凶巨恶。
3. 减小外外表积有技巧。试着尽量运用外表贴装封装。选用直立式 TO-220 封装的 FET 具有极大的漏极选项卡 (drain tab) 外外表积，惋惜的是它一般碰巧是具有最高 dV/dt 的节点。测验运用外表贴装 DPAK 或 D2PAK FET 替代。在 DPAK 选项卡下面的低层 PCB 上安放一个初级接地面板，就可杰出遮盖 FET 的底部，然后可显着削减寄生电容。
有时候外外表积需求用于散热。如果您有必要运用带散热片的 TO-220 类 FET，测验将散热片衔接至初级接地(而不是大地接地)。这样不只有助于遮盖 FET，并且还有助于削减杂散电容。
4. 让开关节点与输入衔接之间拉开间隔。见图 1 中的规划实例，其间我忽视了这个简略准则。
图 1. 让输入布线与具有高 dV/dt 的节点靠得太近会添加传导 EMI
我经过简略调整电路板(无电路改变)，将噪声降低了大约 6dB。见图 2 和图 3 的丈量成果。在有些状况下，挨近高 dV/dt 进行输入线路布线乃至还可击坏共模线圈 (CMC)。
图 2. 从电路板布局进行 EMI 扫描，其间 AC 输入与开关电路间隔较近
图 3. 从电路板布局进行 EMI 扫描，其间 AC 输入与开关电路之间间隔较大
您是否有过在显着加强输入滤波器后 EMI 改进作用很小乃至没有改进的这种遭受?这很有或许是因为有一些来自某个高 dV/dt 节点的杂散%&&&&&%直接耦合到输入线路，有用绕过了您的 CMC。为了检测这种状况，可暂时短路 PCB 上 CMC 的绕组，并将一个二级 CMC 与电路板的输入电线串联。如果有显着改进，您需求从头布局电路板，并分外留意输入衔接的布局与布线。
