在X86范畴，英特尔和AMD在往后两年内仍是会依据传统的多中心计划继续开展，其间，英特尔鄙人半年带来的Merom架构以高功率见长，但它十分缺少扩展的空间;而AMD公司在未来两年内更多是对现有的AMD64架构进行改进。
在曩昔数十年前史中，微处理器业界一向为进步芯片的运算功用而尽力，得益于IC规划和半导体制作技能的交互拉动，微处理器的运算功用始终坚持高速度进步状况，芯片的集成度、作业频率、履行功率也在这个过程中不断进步，计算机工业由此改动。在咱们熟知的X86范畴，处理器的技能进步更是对国际产生严重的影响，作为PC机的中心，X86处理器事实上担任起信息技能引擎的效果。
伴随着X86处理器的功用进步，PC机能够完结越来越多的使命:从开始的Basic到功用完善的DOS体系，再到图形化的Windows 95，从平面二维到3D环境烘托，从一个无声的纯视觉界面进入到视觉、音频结合的多媒体运用，计算机完成互相彼此联网，巨大的Internet日渐完善，电子商务运用从概念到全球盛行;
与硬件技能高速开展相对应，PC运用也朝向史无前例的深度和广度拓宽:视频媒体转向HDTV高清晰格局，3D烘托朝向电影画质进发，操作体系的人机界面也从2D的GUI进入到三维年代，高速互联网接入和无线技能方兴未已，运用软件越来越智能化，一切这些运用都要求有高功用的处理器作为基础。而除了运用驱动外，剧烈的商场竞争也成为微处理器业界竞相研制新技能、进步产品功用的首要推动力。
在2006年，咱们将看到具有杰出动力功率的英特尔Merom架构出台，AMD则以双通道DDR2-800支撑与之抗衡，一起双中心产品成为桌面和移动芯片的新标准，X86处理器进入到功用跃升阶段。
毋庸置疑，X86处理器已然成为计算机工业的主导力量，在高端服务器和嵌入范畴广泛运用的RISC处理器反而少被提起。事实上，RISC处理器一向都以远超X86产品的杰出功用和锐意进取的技能创新著称，简直一切先进的规划技能都是首要呈现在RISC范畴，之后才被X86产品所学习。而换一个视点来看，RISC处理器范畴的每一次技能创新又反过来对X86产品产生严重影响，因而，了解当时RISC范畴的尖端技能便意味着能够清楚X86处理器的未来走向。
今日，微处理器全面转向多中心体系，不管RISC芯片仍是X86芯片皆是如此，不过咱们在本文中所要介绍的并不是人们熟知的双中心 Pentium D或许Athlon64 X2，而是当时多核微处理器范畴的最新技能成果以及面向未来的新颖概念，它们包括RISC范畴的黑马、P.A.Semi公司的PWRficient双核处理器，SUN公司推出的 UltraSPARC T1八中心处理器，英特尔公司Many Core计划的本质以及AMD正在考虑的HyperTransport协处理器架构。
在这一起，咱们也将向咱们介绍各微处理器厂商对未来技能开展的不同了解，以及软件业怎么应对为多核渠道编程的巨大应战。
高度整合的架构
P.A.Semi公司的PWRficient处理器在上一年微处理器论坛(MPF2005)上正式揭晓。关于P.A.Semi这个姓名，信任一切人都感到生疏，这家专门从事RISC处理器规划的技能型企业成立于2003年，创始者都是微处理器业界的顶尖人物。其CEO曾担任Alpha服务器芯片和 StrongARM手持机芯片的开发;担任技能的副总裁科勒也曾从事Alpha芯片的开发，后来进入AMD公司协助界说了Opteron芯片的架构;另一担任架构的副总裁皮特相同曾为Alpha架构服务，在DEC公司产生的数次并购中先后进入康柏、惠普和英特尔。
在MPF2005论坛上，P.A.Semi公司对外发布其规划的双中心PWRficient处理器，高度整合的规划令外界耳目一新，并兼具低功耗和高功用两大特性。该公司一起表明，PWRficient弹性的架构可被便利扩展到八中心或用于超级计算机体系，在高端服务器范畴颇具竞争力。
在规划PWRficient之时，P.A.Semi面对的第一个问题便是指令体系的挑选，X86无疑愈加盛行、商场更宽广，但该范畴被英特尔、 AMD操纵，时机有限，加上X86指令体系杂乱低效，与PWRficient的高端定位相悖。P.A.Semi终究挑选了IBM的Power架构，这样 PWRficient处理器便成为IBM Power咱们族中的一个新成员。
但除此之外，PWRficient与IBM的Power芯片并没有太多的一起点，它具有一套极富弹性的架构、高度整合以及低功耗特性。 PWRficient首要定位在刀片服务器和低运营本钱的服务器集群，P.A.Semi公司将英特尔的Sossaman Xeon处理器(Yonah架构)作为首要的竞争对手。
咱们先来看看PWRficient的体系架构，如图1，咱们能够看到，PWRficient与一般的处理器逻辑十分不同，除了CPU内核和二级缓存外，它还包括一个名为ENVIO的智能型I/O子体系。换句话说，PWRficient上包括CPU和ENVIO I/O子体系等两大逻辑，两者经过一个名为CONEXIUM Interchage的高速交流总线联合为一个有机体系。CPU部分为两个代号为PA6T的64位Power CPU内核，运转频率为2GHz。
与其他双核芯片不同的是，PWRficient的每一个 PA6T内核都具有自己的DDR2内存控制器，但两者是以彼此独立的形式而非组成同享的双通道。此种规划的优点在于每个CPU内核都能具有归于自己的内存资源，最大极限下降内存抢占的几率。每个CPU内核都可支撑64位或32位形式运作，具有比如超标量、乱序履行、三发射等技能特性。别的，PA6T内核也都直接整合了硬件级的虚拟技能支撑，能够在多套体系一起运转时仍坚持超卓的功用。
PA6T内核整合了64KB指令缓存和64KB数据缓存，而两个PA6T中心再一起同享2MB容量的二级缓存。PWRficient并没有选用相似Xeon的大缓存计划，原因就在于它的每个中心都有自己的内存，呈现内存抢占的几率远低于同享总线的落后规划。
两个PA6T中心、2MB二级缓存和两个DDR2内存控制器都是经过CONEXIUM Interchage交流总线联合为一体，假如未来有需求，也能够在这条交流总线上联合四个内核乃至八个内核。但CONEXIUM的功用不只于此，PWRficient处理器中的ENVOI I/O子体系也是经过这套总线与CPU逻辑直接通讯。与咱们一般所见的固定形式不同，ENVOI适当灵敏且赋有弹性，它直接整合了八个PCI Express控制器(每个控制器供给4GBps带宽)、两个10GbE网络控制器(万兆以太网)和四个GbE(千兆以太网)控制器，这三部分I/O逻辑同享24对串行传输线路。
设备制作商可依据本身状况对这24对串行线路进行灵敏装备，例如在NAS网络存储体系中，能够让衔接磁盘体系的PCI Express传输取得更多线路资源，假如需求多端口的网络拜访，那么便能够将线路资源朝向10GbE和GbE体系歪斜。这种高度弹性的架构让制作商具有宽松的规划空间，能够依据企业的不同需求定制出最科学的服务器体系。而这种高度整合规划还有一个好处在于:不管是PCI Express体系仍是网络体系，数据传输时的总线推迟都极短，从而取得杰出的数据传输效能。
