0 导言
CCD（Charge Coupled Device）是20世纪70年代初发展起来的新式半导体集成光电器材，它能够把经过光学镜头投影到其上的景象可见光信号转化成份额的电荷包，并在恰当的时钟脉冲的驱动下进行定向搬运，然后输出成为电压视频图画。CCD具有集成度高、功耗小、体积小、作业电压低、灵敏度高级长处，现在已广泛应用与空间遥感、对地观测等范畴。
按结构分类，CCD可分为线阵CCD和面阵CCD，而面阵CCD按摆放方法又可分为全帧搬运（Full Frame）CCD、帧搬运（Frame Transfer）CCD以及行间搬运（Interline Transfer）CCD。三种类型的CCD各有优缺点，其间行间搬运CCD不需求机械快门，速度最快，最适合用于观测快速运动的物体。本文规划了一种行间搬运型面阵CCD的高速驱动电路。
1 行间搬运型面阵CCD的结构和作业方式
本规划选用的是SONY公司的ICX415AL类型CCD芯片，ICX415AL是行间搬运型面阵CCD，对角线为8 mm，尺度为8．3 μmx8．3 μm，总像元素为823（H）&TImes;592（V），有用像元为782（H）x582（V）。它不只具有高灵敏度、低暗电流的特性，并且还具有优异的抗开花技能。ICX415AL还具有接连可变的电子快门功用，能够经过操控曝光时刻，取得不必曝光条件下的图画。
ICX415AL的结构如图1所示。其间，感光单元与存储单元相邻摆放，适当若干个单边传输的线阵CCD按笔直方向摆放，在积分时刻完毕后，感光单元电荷搬运到相邻的存储单元，在笔直搬运脉冲V1，V2，V3的一起作用下一行一行的搬运至水平移位寄存器，在水平搬运脉冲H1，H2和复位脉冲RG的一起作用下经扩大器读出。
2 行间搬运面阵CCD的驱动电路规划
整个电路规划如图2所示，它首要包括偏置电路、时序驱动电路、视频信号处理单元等。下面别离介绍这几个部分。
ICX415AL偏置电路规划包括电源电压以及各种驱动时序电压。经仔细剖析得出，CCD的笔直搬运信号电压为-7．5 V，0 V，15 V三个级次，水平移位信号和复位信号电压为5 V，基底信号电压为22．5 V，FPGA供电电压为3．3 V。归纳CCD供电体系要求，选用24 V作为外部电压，运用YD12-24S15芯片取得15 V和-12 V电压，运用YDl6-24S05芯片取得5 V电压。别离将-12 V和5 V电压经过芯片LM2991和芯片LT1764EQ转化为-7．5 V和3．3 V电压，这样就取得了整个电路所需求的电压。
时序驱动电路的规划比较复杂，对成像作用至关重要，因而，时序驱动电路的规划是整个体系的要害。ICX415AL芯片有3种驱动方式：逐行扫描方式、场读出方式和中心扫描方式。其间逐行扫描方式具有较高的分辨率，且在29．5 MHz的时钟驱动下能够到达每秒50帧图画，满意规划的需求，因而本规划选用逐行扫描方式。在该方式下，CCD需求7个驱动信号，笔直搬运时钟V1，V2，V3，水平搬运时钟H1和H2，复位时钟信号RG，以及操控曝光时刻的基底时钟SUB。CCD的一个周期包括感光阶段和搬运阶段。在感光阶段，给基底供给一个时钟信号，在信号高电平期间，CCD处于偏置阶段，开端搜集电荷，贮存电荷的多少取决于外界光亮度以及曝光时刻。当笔直搬运时钟V1，V2，V3呈现一个如图3所示的三相电平信号时，感光阶段完毕，成像单元电荷以电荷包的方式搬运到相邻的存储单元。搬运阶段分为笔直搬运和水平搬运。笔直搬运包括625个循环，每循环一次，电荷沿笔直方向移动一行，最终一行移入水平寄存器，然后在水平移位时钟H1，H2和复位时钟RG的作用下完结944个循环，每次循环输出一个像元信息。复位时钟RG用于将浮置分散节点的电荷清除去，以便能精确丈量下一个点荷包。
视频信号处理单元首要完结预放、滤波、相关双采样（CDS）、后置扩大以及A／D转化等功用。本文选用集成图画处理芯片VSP2230。VSP22 30是一款集成图画处理芯片，它能够对CCD输出信号进行相关双采样，具有可编程暗电平校对、可编程增益扩大器（扩大规模为-6～42 dB）、将模拟信号转化为十位的数字信号等功用。
相关双采样（CDS）单元是对每个像元信号采样两次，别离取得参阅电平缓信号电平，将两个电平值的差作为CCD的输出信号，经过相关双采样能够滤除复位噪声、输出扩大器的白噪声以及1／f噪声等。
详细方式见图4，在嵌位脉冲SHP的上升沿收集参阅电平信号，在选用脉冲SHD的上升沿收集信号电平。SHP和SHD的方位很重要，对信号质量影响。很大，需求精密调整。ICX415AL芯片的每一行前端有3个哑像元，后端有38个暗像元，经过丈量这些像元的电荷量，能够取得该款CCD的暗电平值，将上文的输出信号再减去暗电平值，就可去除暗电流噪声，输出更精确的信号。VSP2230芯片有两个引脚即用来完结该使命，即CLPDM和CPLOB引脚。
在CCD输出暗像元时，将CPLOB置为低电平，其他时分恒为高电平，在CCD输出哑像元时，将CLPDM置为低电平，其他时分置为高电平。
最终将模拟信号经A／D转化为10位数字信号，输出给FPGA，再经图画收集卡输出至显现设备，即可观看到视频图画。
3 波形仿真成果
本规划选用Altera公司的Cyclone系列的EP1C12F25617芯片，在QuartusⅡ9．1集成开发环境下，运用VHDL言语进行编程，运用Modelsim SE 6．5仿真东西进行仿真，如图5所示，时序满意芯片手册要求。
4 试验成果
将用VHDL言语编写好的程序下载到FPGA中，用示波器检测波形无误后，接上CCD芯片，将图画信号经LVDS收集卡收集后显现于电脑上，如图6所示，由图可知，该CCD成像体系成像作用杰出，契合规划要求。
5 定论
在剖析了SONY ICX415AL行间搬运型面阵CCD的驱动时序的根底之上，提出了根据FPGA的驱动时序发生器的规划方案，并运用VHDL言语完成了该规划方案。整个规划充沛结合了FPGA器材的规划简略、调试灵敏、性能优越等长处和VHDL言语的硬件描绘能力强、便于学习和了解等长处。该CCD相机具有每秒50帧的帧频，适用于观测高速运动的物体，成像作用杰出，现在已运用于实践工程中。
