１、导言
在弱信号检测仪器开发过程中，选用高精度的Ａ／Ｄ转化芯片往往能够给规划带来便利。一般情况下，在对宽频带弱信号进行检测时，不只要求ＡＤＣ具有大动态规模，一起对ＡＤＣ的采样速率也提出了更高的要求。ＣＳ５３８１是现在市场上动态规模和采样速率两项目标都很杰出的一款２４位ＡＤＣ，它的推出为规划高速高精度收集体系供给了一个较好的解决计划。
２ ＣＳ５３８１的主要性能特色
ＣＳ５３８１是Ｃｉｒｒｕｓ Ｌｏｇｉｃ公司推出的１２０ｄＢ、１９２ｋＨｚ高性能立体声模数转化芯片。该芯片选用２４引脚ＴＳＳＯＰ或ＳＯＩＣ封装，其引脚摆放如图１所示。该芯片选用５Ｖ作业电源。它的内部集成了一个可直接与５～２．５Ｖ逻辑电平接口的电平转化器、一个可消除直流偏移量的高通滤波器、一个线性相位数字抗混叠滤波器和溢流监测器。ＣＳ５３８１所具有的这些特性使其在高品质音频处理和精细测控等范畴都得到了很好的运用。
ＣＳ５３８１的主要性能特色如下：
●具有２４位转化精度；
●采样速率能够到达１９２ｋＨｚ；
●具有１２０ｄＢ动态规模；
●可作业于５Ｖ模仿电压和３～５Ｖ逻辑电压；
●兼容２．５～５Ｖ逻辑电平；
●带有线性相位抗混叠滤波器；
●选用差动模仿信号输入方法；
●具有主、从两种作业方法；●内置数字高通滤波器。
ＣＳ５３８１运用起来十分便利，可作业在主、从两种方法下。方法挑选可经过管脚２（Ｍ／ Ｓ）来进行。当Ｍ／ Ｓ引脚为高电平时，ＣＳ５３８１作业在主方法（Ｍａｓｔｅｒ Ｍｏｄｅ），此刻ＬＲＣＫ（其频率等于采样速率）和ＳＣＬＫ是输出管脚；而当Ｍ／ Ｓ为低电平时，ＣＳ５３８１作业在从方法（Ｓｌａｖｅ Ｍｏｄｅ），该方法下，ＬＲＣＫ和ＳＣＬＫ变成输入管脚。如需改动ＣＳ５３８１的采样率，只需操控芯片的ＭＤＩＶ、Ｍ０和Ｍ１这三个管脚的逻辑电平即可。表１所列是主时钟为２４．５７６ＭＨｚ时，不同操控方法时采样速率的对照表。
一般２４位ＡＤＣ都会发生一个细小的直流偏移，在ＣＳ５３８１内部有一个数字高通滤波器，能够经过给管脚ＨＰＦ供给一个低电平使该滤波器有用，这样，芯片能够消除直流偏移。别的芯片还带有溢流监测器，当模仿信号的输入电压起伏过大而致使ＡＤＣ转化溢出时，相对应的管脚ＬＦＶ变低，因而，在该管脚与电源之直接一个发光二极管，就能够直观地显示出模仿输入是否溢出，然后根据需要调整前端扩大电路的增益。
ＣＳ５３８１的模仿信号为差动输入方法，因而，它的前端要有一个简略的模仿调度电路。ＣＳ５３８１的转化成果是２４位补码方法的串行数据，且左右通道替换输出，可用ＬＲＣＫ的凹凸电平来进行区别。输出数据有两种格局：左对齐和Ｉ２Ｓ。图２是ＣＳ５３８１的两种数据传输时序。
３、四通道并行收集体系的规划
图３所示是一个四通道并行收集体系的全体框图，该体系主要由ＴＭＳ３２０ＶＣ３３（以下简称ＶＣ３３）、两片ＣＳ５３８１、一片ＦＰＧＡ（ＥＰＦ１０Ｋ１０）和一个大容量ＦＩ-ＦＯ存储器构成。收集体系与主机的通讯选用ＵＳＢ接口。体系中的一片ＣＳ５３８１作业于主方法，别的一片则作业在从方法下，这样能够确保两片ＡＤＣ作业时严厉同步。
在根据ＣＳ５３８１的收集体系中，怎么完结ＣＳ５３８１与ＴＭＳ３２０ＶＣ３３的接口是一个关键问题。详细的规划计划有两种：其一，因为ＣＳ５３８１选用同步串行数据输出方法，而ＴＭＳ３２０ＶＣ３３具有多通道缓冲串口（ＭｃＢＳＰ），因而，能够较为容易地完结二者的硬件衔接。其二是经过ＣＰＬＤ／ＦＰＧＡ规划串并转化电路，并把ＣＳ５３８１输出的串行数据转化为并行数据，然后由ＴＭＳ３２０ＶＣ３３经过扩展ＩＯ对数据进行读取。这两种计划比较，第一种计划比较简略，但体系要规划四个独立的同步收集通道，并要运用两片ＣＳ５３８１，而ＴＭＳ３２０ＶＣ３３只要一个ＭｃＢＳＰ，所以此计划无法选用。第二种计划完结起来相对比较费事，硬件本钱也较大。它经过把每片ＣＳ５３８１的串行数据转化成８位并行数据并经ＦＩＦＯ缓存，然后由ＴＭＳ３２０ＶＣ３３经过中止和ＤＭＡ方法对四个通道的转化数据进行读取。
串并转化电路规划是ＣＳ５３８１和ＴＭＳ３２０ＶＣ３３接口电路的中心部分，它担任将ＣＳ５３８１输出的串行数据转化为并行数据并存储在ＦＩＦＯ中，一起发生相应的ＦＩＦＯ写信号。详细设计时，应当考虑以下三个问题：
（１） 关于ＣＳ５３８１在左右通道的数据，除了２４位转化成果数据外，还应输出一个８位的附加信息，因而，输出一道数据时，总共有３２个时钟输出，而最终８位数据是无用的，这样，就需要有一个制止逻辑来避免８位附加数据也写入到ＦＩＦＯ中。
（２） 因为串行输出时钟ＳＣＬＫ在ＣＳ５３８１作业期间是一向存在的，因而，在发动和完毕串并转化时，应该有一个操控逻辑来使串并转化电路只要在ＬＲ-ＣＫ的上升沿（或许下降沿）触发下才干进行数据转化，以确保左右通道数据次序确实定性。
（３） 转化电路要有使能操控，以便操控信号的收集时刻。
４、测验成果
该收集体系使用规范信号源进行正弦信号收集测验，下面是对两种频率的正弦信号进行测验的成果剖析。其间第一种测验成果如图４所示。关于１０ｋＨｚ的正弦信号，ＣＳ５３８１的主时钟ＭＣＬＫ为２４．５７６ＭＨｚ、它具有６４倍的过采样率（采样速率ｆｓ＝ＭＣＬＫ／６４＝１９２ｋＨｚ），采样时刻Ｔ为１ｍｓ。由采样成果和功率谱能够看出：体系中的ＣＳ５３８１采样数据在频率域的动态规模在１２０ｄＢ以上。
把体系采样速率ｆｓ设置为３８４ｋＨｚ时，对７５ｋＨｚ正弦信号的采样成果及功率谱估计如图５所示，由采样成果能够看出：ＣＳ５３８１能够在３８４ｋＨｚ的采样速率下对更高频率的信号进行采样，但从功率谱能够看出，此刻动态规模及信噪比都在８０ｄＢ左右，可见采样精度有较大起伏的下降。若要完结更高频率信号的采样，在对采样精度要求不是特别高时，能够考虑选用这种方法。
由此能够看出，由ＣＳ５３８１构成的这种收集体系具有分辨率高、动态规模大等特色，在混场源电磁法接收机中得到了很好的运用，能够对带宽为ＤＣ～７５ｋＨｚ、动态规模为１２０ｄＢ的电磁信号进行高精度数据收集。
责任编辑：gt
