0 导言
在数字接收机的各种参数中，频率是最重要的参数之一，它能反映接收机的功用和用处、以及频谱宽度等重要方针。传统的次序测频技能一般通过对接收机频带的扫描，对频域进行接连取样。该办法原理简略，技能老练，可是，其频率截获概率与分辨力的对立难以解决，无法完成全概率信号截获。而多信道化的频率检测技能归于瞬时测频，其架构是选用多个频率窗口（多个信道互相联接相邻）来掩盖接收机的整个频段，这样，当信号进入任一个窗口时，该窗口的频率值即可被检测出。因而，该办法可解决频率截获概率与频率分辨力的对立，一起也为完成全概率频率捕获供给了一种参阅计划。
1 多信道模型
当一个实信号通过A/D采样之后，再进行正交下变频处理，即可得到I、Q两路相位正交信号，它们所构成的是一个复信号。该复信号的信道化示意图如图1所示。
图1所示的信道是一种彼此交叠的信道，它们涵盖了整个零中频信号的频率规模。一般情况下，多信道往往选用数字滤波器组来完成，但该办法需求规划M（M为信道数）个中心频率不同，而其它性质完全相同的带通滤波器。这种结构规划过于杂乱，一起还加大了后续信号处理的运算速度，对实时处理极为晦气。而数字滤波器组的低通型完成办法则是先将每个通道乘以一改换因子，就相当于将实践信号搬移到零中频，然后再通过LPF得到该频率信号。该办法可对带通信号的频段进行信道化别离，可是带来的新问题是当LPF用FIR滤波器完成M个滤波运算时，将占用较大的硬件资源，并且体系工作效率较低。现在，该结构已被高效DFT多相滤波器组结构所替代。
图2所示是一种具有普遍性的依据DFT多相滤波器组的信道化高效结构，从图2中能够看出，在滤波之前，先对数据进行D倍抽取可下降滤波进程的运算量，gn（m）是低通原型滤波器hLP（n）的多相重量，其阶数可减小到本来的1/D,因而DFT能够用FFT完成。事实上，在此结构中，体系的杂乱度和数据速率大大下降，实时处理才能得到了进步。
2 滤波器的规划及仿真
低通型滤波器结构中的每个通道都是由原型低通滤波器乘以旋转因子构成的。依据要求，图3所示是由256阶原型低通滤波器构成的滤波器组及其信号输出仿真波形。该信号的有用带宽为300MHz,共分为32通道，每通道带宽为9.375MHz.如给此滤波器组送入频率？=28.1MHz的单频信号，那么，通过理论核算可知，信号应在第3号通道有输出。图3 （b）所示便是第2、3、4通道的输出仿真成果，能够看出，仅第3个通道有比较强的信号输出，这与理论上的核算成果是共同的。
3 完成计划
本规划选用的FPGA芯片是Xilinx公司的Virtex-4SX55,该芯片时钟资源丰富，算术运算单元和专用存储模块以及可装备逻辑的运用都很灵敏，十分合适当时信号处理体系的功用完成。因而，依据图2所示的结构，就能够得到一种依据DFT多相滤波器组的信道化解决计划，其详细完成结构如图4所示。
图4所示结构由延时器、系数存储器、乘加器和FFT组成。其间推迟器可完成对输入数据32个周期的延时，存储器用于存储滤波器系数。下面临该结构中几个首要组成模块的完成及仿真成果进行介绍。
3.1 延时器的完成
本延时器选用FPGA供给的专用存取模块FIFO来完成32周期延时，其架构体系如图5所示。图中，每个推迟单元便是一个FIFO模块，FIFO的数据输出特色为先入先出。在本规划中，榜首级推迟器的输出数据将作为下一个推迟器的输入数据，就相当于榜首级FIFO的数据按先进先出的次序顺次向第二级FIFO压入，相邻两级的将满标志与读使能信号进行握手协议，然后完成数据的推迟输出。这样，规划8个相同结构的FIFO并进行串行级联，即可满意该结构的规划要求。
3.2 系数存储模块
关于256阶原型低通滤波器，能够将h（0），h（1），…，h（255）这256个系数分红八组，每组32个，别离存储到八个存储器傍边，存储器0存储的系数为：h（0），h（1），…，h（31）；存储器1存储的系数为：h（32），h（33），…，h（63）；以此类推。存储器可运用逻辑（LUT）完成，也可运用专用存储模块Block RAM来完成。FIFO中的方针数据和存储器中系数做乘法运算时，两者的对应联系如图6所示（以7号存储器为例）。
当8个数据存储器的最终一个单元数据被读出时，8个系数存储器的0号地址单元的系数也将一起被读出，然后别离作乘累加，最终作为y（0）输出。同理，当8个数据存储器的第二个数据被读出时，8个系数存储器的1号地址单元的系数也一起被读出，然后别离作乘累加，最终的成果作为y（1）输出，以此类推，得出悉数y（2）~y（31）的输出。最终将y（0）~y（31）作为FFT的输入数据进行32点FFT运算。
3.3 FFT的完成
规划中的FFT改换可通过调用Xilinx的IP核来完成。FFT选用流水型结构，该结构能够对接连数据流进行处理，仅仅成果上有若干周期的推迟。FFT核的输入输出的引脚联系如图7所示。
3.4 仿真成果
FPGA的规划软件可选用ALDEC公司的Active_HDL8.2,并可用Testbench文件对所规划模块进行仿真。Testbench文件读取时，可由Matlab发生的信号数据作为FPGA仿真的鼓励信号，信号方式选用28.1MHz的单频信号：
将信号数据送入图4所构建的体系后，即可在ALDEC下得到图8所示的仿真波形。
由图8能够看到，该仿真成果在第3号通道上有信号输出，这与图3顶用Matlab仿真的成果共同，然后验证该模块规划的正确性。
4 结束语
本文针对多信道频率检测技能进行了研讨，并在传统检测办法的基础上，结合FPGA的特色，构建了一种依据DFT多相滤波器组信道化的高效结构。该结构可解决频率截获概率与频率分辨力的对立，一起也为完成全概率频率捕获供给一种参阅计划。通过仿真及测验验证，该计划能满意检测方针要求，然后为多信道频率检测技能供给一种规划参阅。
