为窄带、高中频、16位、250 MSPS接收机前端规划带通滤波器的谐振匹配办法

图1所示的电路是一款16位、250 MSPS、窄带、高中频接收机前端，其间在 ADL5565 差分放大器与AD9467 ADC之间供给最佳接口。

AD9467是一款缓冲输入16位、200 MSPS或250 MSPS ADC，具有约75.5 dBFS的SNR功用和介于95 dBFS与98 dBFS之间的SFDR功用。由于具有高输入带宽、低失真和高输出线性度，ADL5565差分放大器合适驱动中频采样ADC。

本电路笔记介绍了怎么规划接口电路和抗混叠滤波器才能在坚持高功用的一同保证最低信号损耗的体系化进程。运用谐振匹配办法来规划最平整的巴特沃兹四阶带通滤波器，中心频率为200 MHz。

运用差分放大器来驱动高速ADC的优势包含信号增益、阻隔和ADC与源阻抗匹配。ADL5565答应6 dB、12 dB或15.5 dB的引脚绑定增益调整。或许，通过对输入运用两个外部电阻，可在0 dB至15.5 dB规模内完结更精细的增益步进。此外，ADL5565具有高输出线性度、低失真、低噪声和宽输入带宽。3 dB带宽为6 GHz，0.1 dB平整度为1 GHz。ADL5565能完结大于50 dB的输出三阶交调截点(OIP3)。

为完结ADL5565和AD9467有必要供给的最佳功用水平，有必要严厉遵从各数据手册中指定的规划原则。部分规划原则包含正确匹配ADL5565的输入和输出阻抗以完结最低信号损耗和最佳线性度、抗混叠滤波器运用体系性规划以改进动态规模，以及源阻抗应匹配ADC输入等等。

图2显现了主张ADL5565运用的输入匹配网络。ADL5565的输入阻抗与增益相关，6 dB增益下的差分输入阻抗为200 Ω，12 dB增益下为100 Ω，15.5 dB增益下为67 Ω。为使信号发生器的50 Ω源阻抗与ADL5565的输入阻抗匹配，R1和R2有必要加以挑选，使两者之和与ADL5565的输入阻抗ZI并联后等于50 Ω。为坚持差分电路内的平衡，R1有必要等于R2。以下公式可用于核算必要的匹配电阻。

表1显现了核算后的端接电阻和用于ADL5565的不同增益设置的引脚装备。

图2所示装备的代替计划是以阻抗转化RF变压器代替1:1巴伦ETC1-1-13。这样能够无需运用R1和R2。6 dB增益装备可运用1:4变压器，12 dB增益装备可运用1:2变压器。此代替装备的长处是元件数更少，信号损耗更低。不过应留意变压器的带宽。与1:1巴伦比较，阻抗转化变压器的带宽更窄，插入损耗更高。

图2显现了运用巴伦或变压器驱动ADL5565的单端转差分办法。此装备在某些运用中或许不可行或无必要。ADL5565的驱动器接口具有灵活性，例如能够单端（图示）或运用差分混频器以差分方法来驱动。有关不同输入接口的详情请参阅ADL5565数据手册.pdf。

ADL5565输出负载匹配
ADL5565线性度功用已针对200 Ω输出负载进行了优化。这是常见的输出阻抗，用于与ADC接口和滤波器规划。在200 Ω的优化输出负载下，ADL5565在200 MHz时的输出IP3为46 dBm。

假如200 Ω输出负载不合适运用，可在ADL5565的输出负载与线性度功用之间权衡。图3显现了三阶交调(IMD3)与常用输出负载频率的曲线图。

AD9467源阻抗
AD9467在此电路中是ADC的抱负之选，由于它是针对宽带宽规模内的高功用以及易用性进行优化的中频采样ADC。AD9467具有集成式缓冲器，用以对驱动器放大器供给固定输入阻抗。此输入结构优于运用直接耦合至采样开关的无缓冲前端的ADC。无缓冲ADC对驱动放大器供给随时刻改变的输入采样坚持阻抗。参加输入缓冲器可放宽驱动要求，但价值是功耗略高。AD9467的缓冲式源阻抗被建模为530 Ω电阻的固定阻抗，与3.5 pF电容并联。

与ADC接口时，主张从530 Ω减去实在输入阻抗，抵达200 Ω至400 Ω规模内的较低值。通过下降ADC的输入阻抗，采样坚持结构引起的反冲可更快地稳定下来，然后进步线性度功用。晦气的一面是输入功率添加，由于驱动满量程ADC需求更高功率。在此电路示例中，AD9467的输入阻抗降至200 Ω，以匹配ADL5565的输出阻抗，并平衡线性度与ADC输入功耗的联系。AD9467的输入阻抗通过与ADC差分输入并联放置310 Ω电阻降至200 Ω。

抗混叠滤波器规划
ADC前方的抗混叠滤波器有助于削减无用奈奎斯特区中的信号成分和噪声，然后避免形成带内混叠、避免动态功用下降。抗混叠滤波器通常用LC网络规划而成，为取得所需阻带和通带特性，源阻抗和负载阻抗有必要挑选妥当。例如，滤波器规划可运用Nuhertz Technologies供给的软件或Agilent Technologies的高档规划体系(ADS)完结。

在图1所示的电路中，运用ADS程序来规划四阶最平整（巴特沃兹）低通滤波器。图4显现了源阻抗与负载阻抗为200 Ω、3 dB截止频率为300 MHz的低通滤波器规划。挑选200 Ω阻抗是由于它是驱动器放大器和ADC的常用源阻抗与负载阻抗。第一批元件是用于放宽驱动器要求的串联电感。

在图1的终究优化电路中，滤波器源阻抗约等于21.6 Ω；不过为规划滤波器的低通部分，挑选了200 Ω，由于全体滤波器终究是谐振带通滤波器，更为重要的是，放大器和ADC有必要承受正确的负载和源阻抗，以完结优化的线性度功用。其成果是阻抗不匹配带来了起伏损耗。

低通滤波器规划通过树立谐振进行进一步调谐，以在方针频段内发生峰化。这样就得到了高中频下的窄带、带通滤波器。在ADC差分输入两头放置电感可使ADC的输入电容归零，并树立峰化。图5显现了用于决议谐振电感值的核算。在AD9467的3.5 pF源阻抗状况中，需求181 nH的并联电感才能让电容性电纳归零；成果仅剩RC并联等效电阻中的高阻抗阻性部分。为核算挑选的谐振频率为200 MHz。

测定功用
图1显现了终究电路装备。ADL5565的各输出端以5.6 Ω填充，以进步驱动器放大器的稳定性。主张的串联电阻一般介于数欧姆至数十欧姆间。更大的电阻值可进步稳定性；但晦气的一面是功率损耗，由于串联电阻与ADC输入端的阻抗一同形成了分压器，导致信号衰减。

紧跟ADL5565输出端串联电阻的是1 nF隔直电容。这以后是抗混叠滤波器，接着是310 Ω并联电阻，用以下降ADC的输入阻抗。终究，15 Ω电阻与ADC输入串联，将内部开关瞬变与滤波器和放大器阻隔开。

图6和图7显现了所得抗混叠滤波器呼应，1 dB带宽为41 MHz，3 dB带宽为89 MHz，以203 MHz中频为中心。图8显现了图1所示终究接收机电路的FFT频谱，其间SNR为72.5 dBFS，SFDR功用挨近90 dBc。

滤波器元件可运用ADS作为仿真东西进一步调谐，以将谐振尖峰偏移至所需的中频。例如，将抗混叠滤波器的并联8.2 pF%&&&&&%更改为10 pF，可将谐振尖峰下降至180 MHz。图9至图11显现了此条件下的滤波器曲线和单频FFT功用。

驱动放大器和高速ADC具有许多组合；不过，为了取得最佳功用，有必要留意ADC驱动放大器的输入和输出阻抗及ADC的输入电抗。各器材均有自己的阻抗特性。图1所示电路的常见改变是驱动AD9467的 ADL5562（3.3 GHz带宽），选用合适宽带接收机运用的低通、抗混叠滤波器规划，如 电路笔记 CN-0227所述。

相同，电路笔记 CN-0110 介绍怎么运用ADL5562差分驱动器放大器来驱动高中频沟通耦合运用中的宽带宽ADC，例如AD9445 。作为需求可变增益的代替器材，可用AD8375 可变增益放大器代替ADL5565。AD8375是一款数字操控、可变增益、宽带宽放大器，能够在较宽的24 dB增益规模内供给精细增益操控，分辨率为1 dB。AD8376是AD8375的双通道版别。 电路笔记 CN-0002 介绍怎么运用 AD8376 VGA来驱动高中频沟通耦合运用中的宽带宽ADC。

图1所示电路运用AD9467评价板 (AD9467-250EBZ)来完结。AD9467评价板的底侧包含ADL5562和用于四阶滤波器的原型区域。ADL5562被ADL5565代替，由于这两款ADC驱动器引脚兼容。关于AD9467-250EBZ板的原理图、BOM和布局布线，请参阅用户攻略 UG-200 。表2显现了为复制图1所示电路而需对AD9467评价板做出的修正。

本电路运用修正的AD9467-250EBZ电路板和根据HSC-ADC-EVALCZ FPGA的数据收集板来运转测验。这两片板具有对接高速连接器，能够快速完结设置并评价电路功用。修正的AD9467-250EBZ板包含本笔记所述的评价电路，HSC-ADC-EVALCZ 数据收集板与VisualAnalog评价软件一同运用，此外还运用SPI操控器软件来恰当操控ADC并收集数据。

运用笔记AN-835 具体阐明了怎么设置硬件和软件，以运转本电路笔记所述的测验。