片上总线Wishbone 学习（十）总线周期之块读操作

在时钟上升沿4，主设备发现ACK_I信号为高，将DAT_I()和TGD_I()采样，完结第三次子操作。主设备一起建议第四次子操作，将新地址信号ADR_O()、新TGA_O()放到总线上，将新的SEL_O()信号置高告诉从设备将数据放在数据总线的恰当方位。

在时钟上升沿5抵达之前，从设备检测到主设备建议的第四次子操作，将恰当的数据放到主设备的DAT_I()和TGD_I()，将主设备的ACK_I置高作为对主设备STB_O的呼应。

在时钟上升沿5，主设备发现ACK_I信号为高，将DAT_I()和TGD_I()采样，完结第五次子操作。主设备一起建议第六次子操作，将新地址信号ADR_O()、新TGA_O()放到总线上，将新的SEL_O()信号置高告诉从设备将数据放在数据总线的恰当方位。

在时钟上升沿5往后，从设备检测到主设备建议的第五次子操作，可是因为数据没有预备好，它在新上升沿抵达之前将ACK_I信号置低标明刺进等候周期。
上升沿5和6之间被刺进了多个等候周期。当从设备预备好数据，在时钟上升沿6抵达之前，将恰当的数据放到主设备的DAT_I()和TGD_I()，将主设备的ACK_I置高作为对主设备STB_O的呼应。

在时钟上升沿6，主设备发现ACK_I信号为高，将DAT_I()和TGD_I()采样，并将STB_O和CYC_O置为低标明整个块读操作完结。从设备发现STB_O置低后，也将主设备的ACK_I置低。

同步周期完毕方法

• Master在[ADR_O()]和[TGA_O()]宣布有用的地址
• Master拉低[WE_O]，标明是一个读周期
• Master宣布有用数据挑选信号[SEL_O()]标明哪些数据是有用的
• Master宣布[CYC_O]和[TGC_O()]标明总线周期的开端
• Master宣布[STB_O]标明操作的开端

留意：Mater有必要在时钟上升沿1或之前宣布[CYC_O]和/或[TGC_O()]

在时钟上升沿1：

• Slave检测到主设备建议的操作，宣布[ACK_I]
• Slave在[DAT_O]和[TGD_O()]宣布有用的数据
• Slave宣布[ACK_I]应对[STB_O]，标明数据有用，能够读取数据了
• Master发现[ACK_I]，预备锁存[DAT_I]和[TGD_I()]

在时钟上升沿2：

• Master锁存[DAT_I]和[TGD_I()]
• Master拉低[STB_O]刺进等候周期(-WSS-)

在时钟上升沿3：

• Master在[ADR_O()]和[TGA_O()]宣布有用的地址
• Master拉低[WE_O]，标明是一个读周期
• Master宣布有用数据挑选信号[SEL_O()]标明哪些数据是有用的
• Master宣布[STB_O]标明操作的开端

在时钟上升沿4：

• Slave检测到主设备建议的操作，宣布[ACK_I]
• Slave在[DAT_O]和[TGD_O()]宣布有用的数据

在时钟上升沿5：

• Master锁存[DAT_I]和[TGD_I()]
• Master拉低[STB_O]和[CYC_O]，完毕总线周期