鳍式场效晶体管的呈现对集成电路物理规划及可测性规划流程具有严重影响。鳍式场效晶体管的引入意味着在集成电路规划制程中互补金属氧化物(CMOS)晶体管有必要被建模成三维(3D)的器材，这就包含了各种杂乱性和不确定性。加州大学伯克利分校器材组的BSIM集团开发出了一个模型，被称作BSIM-CMG (common multi-gate)模型，来代表存在鳍式场效晶体管的电阻和电容。晶圆代工厂极力供给精准器材及寄生数据，一起也致力于保存从前工艺所选用的运用模型。
寄生提取应战
但是，每个晶圆代工厂都会修正规范模型以使得更恰当地体现特定的架构和工艺。此外，在这些先进的工艺节点处，晶圆代工厂期望其经过参考场解算器树立的“黄金”模型与该范畴规划人员运用提取东西得到的成果有更严密的相关。在28纳米级节点，晶圆代工厂期望商业提取东西精度介于其黄金模型的5%到10%之间。关于鳍式场效晶体管工艺，晶圆代工厂要求商业提取东西与黄金模型之间的均匀精度差错在2%以内，3倍离散规范偏差仅为6%-7%。
最具应战性的使命是核算鳍式场效晶体管与其周围环境之间更杂乱且无法估量的相互之间的寄生数据，这需求触及前段制程(FEOL)几许结构的准确3D建模。保证三维空间中的精度需求运用3D场解算器进行提取。3D场解算器在从前用于制程特性而非规划，由于其核算成本太高且速率太慢。现在新一代的三维提取东西，比方Mentor的Calibre xACT，经过选用自我调整网格化技能加快核算的办法使其运转速度比之前快了一个数量级。其还有可利用现代多CPU核算环境的高度可扩容架构。有了这些功用，提取东西能够轻松地在32 CPU机器上履行场解算器核算处理方案，小至数个单元大至数百万内嵌晶体管的模块。
在全芯片层次，咱们需求考虑数十亿晶体管规划以及几千万根衔接导线，即使是快速场解算器也无法提出有用的周转时刻。处理办法是选用先进的启发式算法，关于杂乱的结构选用场解算器，关于一般的几许图形可选用根据表格的提取办法 (table-based)。这种办法是可行的，由于在布线网格中的电场模型相似于前制程节点所见的。在最理想的情况下，规划工程师所用的提取运用模型不会改动，由于提取东西会主动在场解算器和表格办法之间移动。
跟着两层和三重光罩在从20纳米级节点制作开端中扮演着越来越重要的效果，咱们正阅历着互连角点(interconnect corners)数量的腾跃。在28纳米，5个互连角点是或许的，但是关于16纳米级，咱们估计需求11-15个角点。先进的多角点剖析方案能够完成更高效的核算，削减每个额定角点所需的额定核算量。此外，咱们能够并行处理角点，以使每一个额定角点仅添加10%的全体周转时刻。这意味着15个角点只需求2.5倍的单个角点运转时刻。
测验应战
测验和失效剖析是特别重要的，由于鳍式场效晶体管的要害尺度首次比底层节点尺度小得多。这使得进步的缺点水平以及添加良率的应战日益遭到重视。单元辨认(Cell-Aware)的测验办法特别适合于处理这些问题，由于它能够确定晶体管级的缺点。相对来说，传统的扫描测验形式只能辨认单元之间互连件的缺点。单元辨认剖析进程树立一个根据单元布局内缺点仿真行为的毛病模型。成果能生产出更高质量的图形向量。当选用单元辨认方法主动发生测验图形向量(ATPG)，硅验证成果表明从350纳米级到鳍式场效晶体管级的技能节点，显着检测出额定更多的缺点，超出固定形式及过渡形式。
考虑具有三个鳍的多鳍式场效晶体管。最近的研讨主张，这样的晶体管应考虑两个缺点类型：导致晶体管部分或悉数击穿的走漏缺点以及导致晶体管部分或彻底封闭的驱动强度缺点。
图1：鳍式场效晶体管走漏缺点的测验
走漏缺点能够经过在每个晶体管的3鳍片两头栅极(从漏极到源极)放置电阻来剖析，如图1所示。在单元辨认剖析进程中，模仿仿真(analog simulation)在一个给定单元库关于一切鳍式场效晶体管的一切不同电阻值的电阻进行。在晶体管在必定门阈值的情况下呼应推迟，对缺点进行建模。驱动强度缺点能够经过在漏极和每个栅极之间以及在源极和栅极之间放置电阻的办法来剖析。至于走漏测验，模仿仿真经过改动每个电阻的电阻值来进行。每个鳍片的呼应时刻差异用于决议是否需求进行缺点建模。其他的鳍式场效晶体管缺点类型能够经过相似的办法来处理。
鳍式场效晶体管的确带来了一些新的应战，但电子规划主动化东西供货商和晶圆代工厂会尽全力以对集成电路规划流程影响最小的方法整合处理方案。
