继手机之后，才智眼镜、才智手表等穿戴式设备可望将体系耗电标准面向新的里程碑，因而也影响小封装、低功耗的现场可编程闸阵列(FPGA)导入需求，以扮演显示器、I/O和相机子体系与主处理器之间的桥梁，帮忙分管耗电量较高的处理器运算量，从而下降体系功耗。
莱迪思(Lattice)半导体台湾区总经理李泰成表明，相较于选用数千毫安时(mAh)锂电池的手机，穿戴式设备在体系空间约束下，大多仅能搭载600mAh以下容量的锂电池，但却要供给数日以上的续航力，导致体系业者为怎么「省电」这件事伤透脑筋。因为业者发现时脉较高的主处理器对穿戴式设备功耗影响甚钜，因而开端扩展导入微控制器(MCU)或FPGA等协同处理器，以削减主处理器敞开的频率。
李泰成指出，根据协同处理器的规划概念，FPGA因具有很多平行运算及可编程特征，可敷衍显示器、I/O和相机子体系等资料量较大的使用(图4)，相较于MCU更能突显体系节能效益，正日益遭到体系厂喜爱。为进一步进步FPGA在穿戴式设备商场的浸透率，莱迪思也活跃耕耘更小型化的FPGA封装技能，从而减缩晶片本钱、耗能和占位空间。
另一方面，FPGA亦可藉由软体编程功用，协助体系厂快速完成所需的立异功用，毋须耗时打造高本钱的特定使用积体电路(ASIC)。李泰成以为，对穿戴式设备规划而言，FPGA不仅能推升体系电源功率，亦是加快新功用商用的推手，可望逐步在商场上崭露矛头。
