近年来，跟着通讯和多媒体商场的快速增长，数字体系不管在处理才能仍是处理速度上都取得了飞速的开展，因而对作为模拟信号通向数字信号桥梁的模数转换器(ADC)的功能要求也越来越高 [1]。在各种ADC结构中，流水线ADC在速度和精度上可以到达合理的折衷，因而得到了广泛运用。在流水线结构ADC中，其前端采样坚持电路是整个体系的要害模块之一，其功能直接决议了整个ADC的功能[2]。
本文对流水线ADC的采样坚持电路的结构以及首要模块如增益进步型运算放大器电路、共模反应电路和开关电路进行了剖析，并对各个模块进行了规划，终究规划出一个适合于13 bit 40 MHz流水线ADC的采样坚持电路，仿真成果表明，该采样坚持电路满意规划要求。
1 采样坚持电路结构
采样坚持电路的结构直接决议了采样坚持电路的精度和速度，图1为常用的两种全差分结构：电荷再散布型和电容翻转型。全差分结构可以很好地消除直流偏置和偶次谐波失真，并按捺来自衬底的共模噪声。
与电荷再散布型结构相比较，电容翻转型结构的反应系数为1，是电荷转移型（在Cs=Cf=C时，反应系数为0.5）的两倍，因而在相同的闭环带宽时，电容翻转式结构所要求的运放单位增益带宽(GBW)仅仅电容电荷再散布式GBW的一半，所以电容翻转型结构具有功耗小的长处[3]。别的因为电荷再散布型电路需求运用4个电容，但电容翻转型只需求2个电容，在CMOS工艺中，电容需求大的完成面积，电容翻转型结构具有小的完成面积。因而，电容翻转型更适合高速高精度的流水线ADC运用，本文的采样坚持电路选用电容翻转式结构来完成。
2 增益进步型放大器的规划
运算放大器是整个采样坚持电路中最重要的模块，它的增益和带宽直接决议了采样坚持电路的精度和速度。但增益和带宽是彼此对立的，高增益要求运用多级放大器、小的偏置电流、长沟道器材；而大带宽则要求运用单级放大器、大的偏置电流、短沟道器材，所以放大器是采样坚持电路规划的一个难点。
本文主运算放大器选用全差分的折叠式共源共栅结构，并用增益进步技能来进步放大器的增益，到达了高增益和大带宽的要求[4-5]。主运算放大器电路如图2 所示，因为NMOS管的迁移率高于PMOS管，在跨导相同的情况下，NMOS管具有较小的面积，然后使得运算放大器具有较小的输入电容，有利于进步采样坚持电路的反应系数，所以本文选用了NMOS管作为输入对管的折叠式共源共栅结构。两个辅佐运算放大器BN和BP分别为NMOS和PMOS管作为输入对管的折叠式共源共栅放大器。图2 中的CMFB模块为主运算放大器的共模反应电路，因为主运放的输出摆幅较大，所以选用如图３(a)所示的开关电容共模反应电路，开关电容共模反应不会受输出摆幅发生约束，而且其只要静态功耗。关于两个辅佐运放而言，因为其输出和输入规模很小，所以选用如图3(b)所示的接连时间共模反应电路，这种电路没有电容，节省了面积。图2(b)为主运算放大器在负载电容为6 pF时的频率特性曲线,其增益为133 dB，带宽约为478 MHz，相位余度为59.7度。整个放大器(包含偏置电路、辅佐运放、共模反应电路)耗费的均匀电流为8.5 mA。
3 采样开关的规划
采样开关的功能在采样坚持电路中占有十分重要的位置，关于一个简略的NMOS开关，开关导通时其导通电阻Ron为：
可见,导通Ron是一个与输入信号Vin相关的非线性电阻，这将在输出信号中引进谐波失真 [5]。本文选用如图4(a)所示的栅压自举开关，开关的导通电阻随输入信号幅值改变的曲线图如图4(b)所示，曲线的斜率大约为11 Ω/V，其导通电阻随输入信号幅值的改变较小，具有较高的线性度。
4 仿真成果
选用TSMC的0.18 μm工艺对电路进行了规划，电源电压为3.3 V，采样时钟为40 MHz，选用Spectre对电路进行了仿真。在采样坚持电路的输入端加一值为1 V的阶跃信号，其瞬态仿真成果如图5所示。从图中剖析得出，在坚持相完毕时间，采样坚持电路的输出幅值为1.000 08 V，与抱负电压的差错为0.08 mV，树立精度到达了0.008%。图6所示为信号的频谱剖析，输入峰－峰值为2 V，频率为1.992 187 5 MHz的正弦信号。对输出信号进行4 096点的FFT， 成果显现, 其SNDR为84.8 dB，SFDR为92 dB,有效位数为13.8 bit，可以担任13 bit 40 MHz流水线型ADC对前端采样坚持结构的要求。整个采样坚持电路耗费的均匀电流为8.501 mA。
本文规划了一个高速高精度的采样坚持电路，可作为13 bit 40 MHz流水线型ADC的前端模块。该采样坚持电路为%&&&&&%翻转结构，选用栅压自举开关进步了开关的线性度，其运算为增益进步型的折叠式共源共栅结构，到达了高速高增益的要求。仿真成果表明，整个采样坚持电路的精度和速度满意了规划要求。
