ADI:精细SAR模数转换器的前端放大器和RC滤波器规划

文章转自ADI官网，版权归属原作者一切

S逐次迫临型(SAR) ADC供给高分辨率、超卓的精度和低功耗特性。一旦选定一款精细SAR ADC，体系规划师就有必要确认取得最佳成果所需的支撑电路。需求考虑的三个首要方面是：模仿输入信号与ADC接口的前端、基准电压源和数字接口 。本文将要点介绍前端规划的电路要求和权衡要素。关于其它方面的有用信息，包含详细器材和体系信息，请参阅数据手册和本文的 参阅文献.

前端包含两个部分：驱动扩大器和RC滤波器。扩大器调理输入信号，一起充任信号源与ADC输入端之间的低阻抗缓冲器。RC滤波器约束抵达ADC输入端的带外噪声，协助衰减ADC输入端中开关电容的反冲影响。

为SAR ADC挑选适宜的扩大器和RC滤波器或许很困难，特别是当运用不同于ADC数据手册的惯例用处时。依据各种影响扩大器和RC挑选的运用要素，咱们供给了规划攻略，可完成最佳解决方案。首要考虑要素包含：输入频率, 吞吐速率和 输入复用.

挑选适宜的RC滤波器

要挑选适宜的RC滤波器，有必要核算单通道或多路复用运用的RC带宽，然后挑选R和C的值。

图1显现了一个典型的扩大器、单极点RC滤波器和ADC。ADC输入构成驱动电路的开关电容负载。其10 MHz输入带宽意味着需求在宽带宽内保证低噪声以取得杰出的信噪比(SNR)。RC网络约束输入信号的带宽，并下降扩大器和上游电路馈入ADC的噪声量。不过，带宽约束过多会延伸树立时刻并使输入信号失真。

在树立ADC输入和经过优化带宽约束噪声时所需的最小RC值，能够由假定经过指数办法树立阶跃输入来核算。要核算阶跃巨细，需求知道输入信号频率、起伏和ADC转化时刻。转化时刻, t_CONV（图2）是指容性DAC从输入端断开并履行位判别以发作数字代码所需的时刻。转化时刻结束时，保存前一样本电荷的容性DAC切换回输入端。此阶跃改变代表输入信号在这段时刻的改变量。此阶跃树立所需的时刻称为 “反向树立时刻”.

在给定输入频率下，一个正弦波信号的最大不失真改变率可经过下式核算：

假如ADC的转化速率大大超出最大输入频率，则转化期间输入电压的最大改变量为：

这是容性DAC切换回收集形式时呈现的最大电压阶跃。然后，DAC电容与外部电容的并联组合会衰减此阶跃。因而，外部电容有必要相对较大，到达几nF。此剖析假定输入开关导通电阻的影响可忽略不计。现在需求树立的阶跃巨细为：

接下来核算在ADC收集阶段，ADC输入树立至½ LSB的时刻常数。假定阶跃输入以指数办法树立，则所需RC时刻常数τ为：

其间，t_ACQ 为收集时刻，N_TC 为树立所需的时刻常数数目。所需的时刻常数数目能够经过核算阶跃巨细V_STEP与树立差错（本例为½ LSB）之比的自然对数来取得：

因而，

将上式代入前面的公式可得：

等效RC带宽

示例:凭借RC带宽核算公式，挑选16位ADCAD7980 （如图3所示），其转化时刻为710 ns，吞吐速率为1 MSPS，选用5 V基准电压。最大方针输入频率为100 kHz。核算此频率时的最大阶跃：

然后，外部电容的电荷会衰减此阶跃。运用27 pF的DAC电容并假定外部电容为2.7 nF，则衰减系数约为101。将这些值代入V_STEP核算公式：

接下来核算树立至½ LSB（16位、5 V基准电压）的时刻常数数目：

收集时刻为：

核算τ：

因而，带宽为3.11 MHz， R_EXT 为 18.9 Ω.

最小带宽、吞吐速率和输入频率之间的这种联系阐明：输入频率越高，则要求RC带宽越高。相同，吞吐速率越高，则收集时刻越短，然后进步RC带宽。收集时刻对所需带宽的影响最大；假如收集时刻加倍（下降吞吐速率），所需带宽将折半。此简化剖析未包含二阶电荷反冲效应，它在低频时变成首要影响要素。输入频率十分低时（<10 kHz，包含DC），容性DAC上树立的始终是大约100 mV的电压阶跃。此数值应作为上述剖析的最小电压阶跃。

多路复用 输入信号很少是接连的，一般由不同通道切换发作的大阶跃组成。最差情况下，一个通道处于负满量程，而下一个通道则处于正满量程（见图4）。这种情况下，当多路复用器切换通道时，阶跃巨细将是ADC的满量程，关于上例而言是5 V。

在上例中运用多路复用输入时，线性呼应所需的滤波器带宽将进步到3.93 MHz（此刻阶跃巨细为5 V，而非单通道时的1.115 V）。假定条件如下：多路复用器在转化开端后不久即切换（图5），扩大器和RC正向树立时刻足以使输入电容在收集开端前稳定下来。

关于核算得到的RC带宽，能够运用表1进行检查。从表中可知，要使满量程阶跃树立至16位，需求11个时刻常数（如表1）。关于核算的RC，滤波器的正向树立时刻为11 × 40.49 ns = 445 ns，远少于转化时刻710 ns。正向树立不需求悉数发作在转化期间（容性DAC切换到输入端之前），但正向和反向树立时刻之和不该超越所需的吞吐速率。关于低频输入，信号的改变率低得多，因而正向树立并不十分重要。

表1. 树立至N位分辨率所需的时刻常数数目

核算出滤波器近似带宽后，就能够别离挑选R_EXT 和 C_EXT 的值。上述核算假定 C_EXT = 2.7 nF，这是数据手册所示运用电路的典型值。假如挑选较大的电容，则当容性DAC切换回输入端时，对反冲的衰减起伏会更大。可是，电容越大，驱动扩大器就越有或许变得不稳定，特别是给定带宽下R_EXT 值较小时。假如 R_EXT 值太小，扩大器相位裕量会下降，或许导致扩大器输出发作响铃振动或变得不稳定。关于串联 R_EXT较小的负载，应选用低输出阻抗的扩大器来驱动。能够运用RC组合和扩大器的波特图履行稳定性剖析，以便验证相位裕量是否足够。最好挑选1 nF至3 nF的电容值和合理的电阻值，以使驱动扩大器坚持稳定。此外有必要运用低电压系数的电容，如NP0型，以坚持低失真。

R_EXT的值有必要能使失真水平坚持在要求的规模以内。图6显现了驱动电路电阻对失真的影响与AD7690输入频率的函数联系。失真跟着输入频率和源电阻的进步而进步。导致这种失真的原因首要是容性DAC供给的阻抗的非线性特性。

低输入频率(<10 kHz)能够支撑较大的串联电阻值。失真还与输入信号起伏有关；关于同一失真水平，较低的起伏能够支撑较高的电阻值。核算上例中的 R_EXT in the example above, where τ = 51.16 ns 假定C_EXT 为2.7 nF，得到电阻值为18.9 Ω。这些值挨近ADI数据手册运用部分给出的常见值。

此处核算的标称RC值是有用的攻略，但不是终究解决方案。挑选R_EXT与 C_EXT之间的恰当平衡点，需求了解输入频率规模、扩大器能够驱动多大的电容以及可承受的失真水平。为了优化RC值，有必要运用实践的硬件进行实验，然后完成最佳功能。

挑选适宜的扩大器

在上一部分中，咱们依据输入信号和ADC吞吐速率，核算了适宜ADC输入的RC带宽。接下来有必要运用此信息挑选适宜的ADC驱动扩大器。需求考虑如下方面：

• 扩大器巨细信号带宽
• 树立时刻
• 扩大器噪声特性以及对体系噪声的影响
• 失真
• 失真关于电源轨的裕量要求

该数据手册一般会给出扩大器的小信号带宽 。可是，依据输入信号的类型，大信号带宽 或许更重要，尤其是高输入频率(>100 kHz)或多路复用运用（由于电压摆幅较大），并且输入信号的正向树立愈加要害。例如，ADA4841-1 的小信号带宽为80 MHz（20 mV p-p信号），但大信号带宽仅3 MHz（2 V p-p信号）。上例选用AD7980，核算的RC带宽为3.11 MHz。关于较低的输入频率，ADA4841-1是很好的挑选，由于其80 MHz小信号带宽关于反向树立而言捉襟见肘，但在多路复用运用中则有困难，由于关于大信号摆幅，此刻的RC带宽要求进步到3.93 MHz。这种情况下，更适宜的扩大器是ADA4897-1，它具有30 MHz的大信号带宽。一般来说，扩大器的小/大信号带宽至少应比RC带广大两三倍，详细取决于是以反向树立仍是正向树立为主。假如要求扩大器级供给电压增益（这会下降可用带宽），更适用这条准则，乃至或许需求带宽更宽的扩大器。

看待正向树立要求的另一种办法是检查扩大器的树立时刻特性，它一般是指树立到额外阶跃巨细某一百分比所需的时刻。关于16位到18位功能，一般要求树立到0.001%，但大多数扩大器仅指定不同阶跃巨细的0.1%或0.01%树立时刻。因而，为了确认树立特性是否支撑ADC吞吐速率，需求对这些数值进行折中。ADA4841-1针对8 V阶跃给出的0.01%树立时刻为1 μs。在驱动1 MSPS（1 μs周期）AD7980的多路复用运用中，它将无法使满量程阶跃的输入及时树立，但假如下降吞吐速率，例如500 kSPS或许是可行的。

RC带宽关于确认扩大器的最大容许噪声量十分重要。扩大器噪声一般经过低频1/f噪声（0.1 Hz至10 Hz）和高频时的宽带噪声谱密度（图7所示噪声曲线的平整部分）来规则。

折合到ADC输入端的总噪声能够依照如下办法核算。首要，核算扩大器宽带频谱密度在RC带宽上的噪声。

其间，e_n = 噪声频谱密度(V/√ Hz), N = 扩大器电路噪声增益，BW_RC = RC 带宽 Hz.

然后，一般经过下式核算低频1/f噪声；它一般指定为峰峰值，需求转化为均方根值。

其间，

= 1/f峰峰值噪声电压，N = 扩大器电路噪声增益。

总噪声为以上两个噪声的和方根：

为将驱动器噪声对总SNR的影响降至最低，此总噪声应为ADC噪声的1⁄10左右。依据方针体系的SNR要求，或许还答应更高的噪声。例如，假如ADC的SNR为91 dB， V_REF = 5 V，则总噪声应小于或等于

由此值很简单算出1/f噪声和宽带噪声谱密度的最大答应值。假定拟用的扩大用具有可忽略不计的1/f噪声，以单位增益作业，并选用RC带宽为上例核算值(3.11 MHz)的滤波器，那么

因而，该扩大器的宽带噪声谱密度有必要小于或等于2.26 nV/√ Hz。ADA4841-1的宽带噪声谱密度为2.1 nV/√ Hz，契合这一要求。

扩大器需求考虑的另一个重要特性是特定输入频率时的失真。一般，为取得最佳功能，16位ADC需求大约100 dB的总谐波失真(THD)，18位ADC需求大约110 dB。图8显现关于2 V p-p输入信号，ADA4841-1的典型失真与频率的联系图。

图中显现的不是总谐波失真，而是一般最为重要的二次和三次谐波成分。ADA4841-1的噪声十分小，失真特性优异，足以驱动18位ADC到大约30 kHz。当输入频率挨近100 kHz或更高时，失真功能开端下降。为在高频时完成低失真，需求运用功耗更高、带宽更宽的扩大器。较大的信号也会下降功能。关于0 V至5 V的ADC输入，失真功能信号规模将进步到5 V p-p。从图8所示的失真图可看出，这将发作不同的功能，因而扩大器或许需求测验，以保证它满足要求。图9比较了多个输出电压水平的失真功能。

裕量，即扩大器最大实践输入/输出摆幅与正负电轨之差，也或许影响THD。扩大器或许具有轨到轨输入和/或输出，或许要求最高1 V乃至更大的裕量。即便是轨到轨输入/输出，假如作业信号电平挨近扩大器的供电轨，也将难以取得杰出的失真功能。因而，最好应挑选让最大输入/输出信号远离供电轨的电源电平。考虑一个0 V至5 V输入规模的ADC，选用ADA4841-1扩大器驱动，需求将ADC的规模进步到最大。该扩大用具有轨到轨输出，对输入有1 V的裕量要求。假如用作单位增益扩大器，则至少需求1 V的输入裕量，正电源至少有必要是6 V。输出为轨到轨，但仍然只能驱动到地或正供电轨的大约25 mV规模内，因而需求一个负供电轨，以便一向驱动到地。为了给失真功能留有必定的裕量，负供电轨能够是–1 V。

假如答应下降ADC输入规模，然后丢失必定的SNR，则能够消除负电源。例如，假如ADC的输入规模降为0.5 V至5 V，此10%丢失将导致SNR下降大约1 dB。可是，这样就能够将负供电轨接地，然后消除用以发作负电源的电路，下降功耗和本钱。

因而，挑选扩大器时，有必要考虑输入和输出信号规模要求，以便确认所需的电源电压。本例中，额外作业电压为5 V的扩大器不能满足要求；但ADA4841-1的额外电压高达12 V，所以运用较高的电源电压将能完成超卓的功能，并供给足够的电源裕量。

关于特别器材的附加信息

具有轨到轨输出的低功耗、低噪声、低失真运算扩大器

ADA4841-1低功耗运算扩大器供给 2-nV/√ Hz 宽带噪声和–110 dBc无杂散动态规模(SFDR)，十分适宜驱动16位和18位PulSAR^® ADC，适用于便携式仪器仪表、工业进程操控和医疗设备。该单位增益稳定型扩大器的特性包含：60 μV输入失调电压、114 dB开环增益、114 dB共模按捺、80 MHz带宽(–3 dB)、12 V/µs压摆率和175 ns的0.1%树立时刻。输入信号规模可扩展至负供电轨以下100 mV，输出摆幅能够到达任一供电轨的100 mV规模内，然后供给单电源作业能力。ADA4841-1可选用2.7 V至12 V单电源或±1.5 V至±6 V双电源供电，正常形式下的功耗为1.1 mA，掉电 形式下为40 μA。它选用8引脚SOIC封装，额外温度规模为–40°C至+125°C，千片订量报价为1.59美元/片。

具有轨到轨输出的低噪声、低功耗运算扩大器

ADA4897-1是一款低噪声、高速运算扩大器，具有轨到轨输出、1 nV/√ Hz 电压噪声、 2.8-pA/√ Hz 电流噪声、230 MHz带宽、120 V/µs压摆率、45 ns树立时刻，以及单位增益稳定性，是超声、低噪声前置扩大器，以及驱动高功能ADC和缓冲高功能DAC等运用的抱负挑选。AD4897-1选用3 V至10 V单电源供电，功耗为3 mA。它选用8引脚MSOP、LFCSP和SOIC封装，额外温度规模为−40°C至+125°C，千片订量报价为1.89美元/片。

功耗7 mW的16位、1 MSPS逐次迫临型ADC

AD7980低功耗逐次迫临型ADC供给16位分辨率，无失码，采样速率为1 MSPS。它承受0至V_REF 规模内的伪差分输入，特性包含91.5 dB信纳比(SINAD)、–110 dB总谐波失真(THD)和最大±1.25 LSB积分非线性。逐次迫临架构可保证无流水线推迟，菊花链装备则答应多个ADC共用一条总线。两次转化的空隙会主动掉电，其功耗与吞吐速率成正比。AD7980选用2.5 V单电源供电，1 MSPS时功耗为7 mW，10 kSPS时为70 μW，待机形式下为350 pA。它选用10引脚MSOP封装，额外温度规模为–40°C至+85°C，千片订量报价为11.95美元/片。

我约请您在 中文技术论坛 上宣布谈论。

参阅电路

AN-931 Application Note. Understanding PulSAR ADC Support Circuitry.

AN-1024 Application Note. How to Calculate the Settling Time and Sampling Rate of a Multiplexer.

MT-048 Tutorial. Op Amp Noise Relationships; 1/f Noise, RMS Noise, and Equivalent Noise Bandwidth.

Ardizzoni, John, Driving Miss ADC. RAQ-84, July 2012.

Ardizzoni, John. Great Expectations Come From Basic Understandings, RAQ-85, August 2012.

Ardizzoni, John, and Jonathan Pearson. “Rules of the Road” for High-Speed Differential ADC Drivers. Analog Dialogue, Volume 43, Number 2, 2009.