导言
播送式主动相关监督(Automatic Dependent Surveillance-Broadcast，ADS-B)作为世界民航安排(International Civil Aviation Organization，ICAO)主推的新一代监督技能，结合卫星导航、通讯、机载设备以及地上设备等先进技能，能有用地进步运转安全水平，扩大空域容量，提高运转功率以及加强航空公司的运转操控能力。但跟着近年来ADS-B技能的快速开展，监督者与飞机运用ADS-B进行通讯时，常常发生信号之间的交错现象，交错后的信号无法被接纳机正常译码，给通讯带来困难。依据揭露的文献，现阶段国内外的接纳机首要经过扔掉交错信号中的其间一条信号来处理交错问题，现在，国内外研讨院所正在也在活跃打开对交错信号处理的研讨作业，因而，依据实践需求，规划能够进行实时信号解交错处理的接纳机对错常有含义的。针对ADS-B信号交错问题，在交错检测方面，大多是求得一个交错信号奇特值分化后的特征值关于时间的函数，依据曲线来确认适宜的阈值并估量交错时间;在交错信号别离方面，有ADS-B强FRUIT搅扰环境中的解交错办法、累加分类和空域滤波等解交错办法。但上述算法有的要求缓存一整条交错信号、有的触及高阶统计量，核算杂乱，不适用于硬件实时体系。
依据现有揭露文献，发现依据二阵元特征值的交错检测办法和投影算法两种算法的研讨都是建立在阵列信号模型的基础上，作用安稳且优化后能够下降核算量，适于硬件完结。本文依据现场可编程门阵列(Field Programmable Gate Array，FPGA)器材对上述两种算法进行优化规划，以下降核算杂乱度，削减硬件资源的占用，完结解交错体系的规划完结并经过天线接纳ADS-B信号进行处理验证其功用。
1、 信号模型
选用5个阵元组成的十字阵列天线接纳ADS-B信号源，其间阵元天线在时间t接纳到的信号表明为：
2、 算法原理与优化
2.1 算法原理
完结信号解交错体系，需求完结两个算法，首要在交错检测方面，运用依据二阵元特征值的交错检测办法判别信号是否呈现交错以及假如信号发生交错，判别出交错时间;然后在交错信号别离方面，运用投影解交错算法对信号进行解交错。
2.1.1 依据二阵元特征值的交错检测办法
依据二阵元特征值的交错检测办法运用两路阵元信号核算其协方差矩阵并分化得到特征值，规划算协方差矩阵的快拍数为K，则小特征值遵守自由度为2K的卡方散布，其概率密度函数为：
运用假定查验[12-13]完结对信号的交错检测，原假定H0：数据段内的信号不多于1个，备择假定H1：数据段内至少包含两条信号。以两路阵元信号协方差矩阵的小特征值作为查验统计量[14]，置信水平为α时的判定域为：
假如小特征值坐落判定区域，则回绝原假定，以为数据段至少包含两条信号。
2.1.2 投影算法
投影算法是依据两个ADS-B信号在时间上存在部分堆叠，如图1所示。从图中能够看到在t1到t2只存在第一条源信号，t3到t4只存在第二条源信号。假如在交错检测模块中判别出信号在t2到t3处呈现交错，则别离对t1到t2和t3到t4两段独自信号源进行奇特值分化得到其最大奇特值对应的特征向量m1和m2，并别离求其特征向量对应的MOORE-PENROSE广义逆矩阵m1+和m2+，由此得到原信号的估量值为：
2.2 算法优化
2.2.1 依据二阵元特征值的交错检测办法的优化
在依据二阵元特征值的交错检测办法中，因为需求把两路阵元信号协方差矩阵分化的小特征值作为查验统计量[10]，因而要求对两路阵元信号做归一化和标准化处理，也就是说在硬件完结中需求缓存整条交错信号然后依据信号信息对信号完结归一化和标准化之后才干求解特征值来比照判定域判别信号是否呈现交错。明显不能满意实时体系的要求，而且会占用很多资源从而为硬件完结添加难度。因而依据依据二阵元特征值的交错检测办法规划出一种核算交错检测动态门限值的办法以适用于硬件实时体系。
在实践的硬件处理中，选用每隔必定的快拍数就对到来的信号做一次协方差矩阵核算并直接分化其特征值，并从ADS-B信号开端时对每个小特征值进行标准化处理，依据得到的小特征值和卡方散布的原理核算出交错检测的动态门限值。依据卡方散布的原理：
其间等式右边th为在卡方散布中置信度为α时的判定门限值;等式左面为对小特征值标准化的实时处理，eig表明小特征值，m1表明小特征值的均值，m2表明小特征值的平方的均值。依据式(10)可核算出动态门限值：
假如小特征值大于门限值即判别信号呈现交错。
2.2.2 投影算法的优化
在2.1.2末节中说到的投影算法因为特征向量和广义逆矩阵在FPGA中需求杂乱的核算，将其优化为对协方差矩阵求逆，而且原算法中在估量第一条源信号时，首要需求得到第二条源信号的信息，因而不能满意硬件实时体系的要求，因而，在本次解交错的硬件完结中经过核算第一条源信号必定快拍数的协方差矩阵m1，而且核算其协方差矩阵的逆m1+，经过核算估量出源信号：
3 、体系完结
本文选用Verilog言语完结前文描绘的解交错体系，运用的软件为ISE 14.4, FPGA芯片为Xilinx的Virtex5系列。
3.1 体系硬件结构
解交错体系的硬件完结结构如图2所示。体系在作业时，射频信号经过十字阵列天线进入下变频器，将1 090 MHz 的ADS-B射频信号转化为10 MHz的中频信号，再经过模数转化模块构成数字中频信号进入FPGA1，在FPGA1中，对数字中频信号数据作预处理和ADS-B信号解交错体系的详细完结，3.2节将详细介绍FPGA1的功用规划。接着，FPGA1将处理后的数据传输到FPGA3，FPGA3中有ADS-B接纳机功用[15]，当它在某一时间检测到一条ADS-B信号时，将向FPGA1发送一条帧有用信号，FPGA1以此来确认ADS-B信号开端时间，并从此刻开端做ADS-B信号的交错检测宽和交错处理。
3.2 FPGA1功用规划
本文所完结的ADS-B交错检测宽和交错体系的硬件规划与完结均在FPGA1中完结，本节将介绍FPGA1的功用规划。
如图3所示，FPGA1在作业时，首要对经过模数转化的数字中频信号进行信号预处理，包含对数据做希尔伯特改换、去直流重量和下采样数据复用;之后，预处理后的数据进入协方差矩阵核算模块得到5×5的协方差矩阵，一起在交错检测模块中运用其间2×2的协方差矩阵分化求出双天线下的特征值，并依据2.2.1节优化的核算办法进一步求出判定门限值，对ADS-B信号是否呈现交错进行检测;假如信号未呈现交错，则原信号输出至FPGA3接纳机，一旦发现信号呈现交错则协方差矩阵累加模块依据帧有用信号和信号呈现交错的时间对交错前的五阵元协方差矩阵进行累加、求逆，然后依据2.2.2节中解交错的优化办法进行信号解交错核算，并将解交错后的两条信号依照先后顺序替换在交错时间后的原信号中输出。
4 、体系测验
别离运用不同功率的交错信号对完结后的解交错体系进行测验，信号源为ADS-B发射体系经过两根发射天线发射的交错信号，用上位机软件操控其发射功率，信号源的发生办法如图4所示，一起运用5阵元十字阵列天线接纳交错信号。接纳交错信号并成功解交错后，FPGA3接纳时机回来帧有用信号，能够在ChipScope中调查并作为信号是否解交错成功的依据。
图5所示为经过信号预处理后的发射交错时间为60 ?滋s的ADS-B交错信号，随后进入交错检测模块输出jz_detect判别交错时间然后进行信号解交错后的信号如图6所示。其间jz_detect表明交错检测标志，当信号呈现交错时，标志置1，反之为0;bit_decoding表明从FPGA3接纳机中回来的帧有用信号，代表成功解码ADS-B信号。由图6能够看到，将图5中的交错信号别离为两条ADS-B信号，并解码成功。
运用ADS-B发射机发射不同功率的交错信号对解交错体系进行测验，发现影响解交错体系别离信号成功率的要素有交错信号的功率差和交错信号的首条信号功率的巨细。如图7所示，固定交错信号的首条信号功率不变然后改动第二条信号的功率，发现跟着交错的两信号功率差的增大，解交错成功率逐步增大至安稳在0.85左右。之后取交错中两信号功率差在3 dB不变，经过一起添加交错信号两信号的功率，如图8所示，发现解交错成功率跟着交错信号的首条信号功率的增大而增大。
5、 定论
针对ADS-B信号的交错问题，对依据特征值的交错检测办法宽和交错办法进行深入分析并依据FPGA实时体系的特色对算法进行优化改善，一起规划一种核算交错检测门限值的办法，削减了其硬件完结资源耗费，并据此在FPGA中规划完结解交错体系，在实测中功用安稳，证明了本文中规划方案的有用性与可行性，处理了现在国内外市场上接纳机无法对ADS-B信号实时解交错的问题，可为未来ADS-B解交错体系在民航范畴的实践使用供给参阅，具有必定的现实含义。
责任编辑：gt
