本文介绍了Σ－Δ型ADC和DAC的特色及构成，并详细论说了Σ－Δ型立体声ADA电路TLC320AD75C的模仿与数字音频数据接口技能、DAC的串行操控接口技能及该类器材的运用注意事项。
1 Σ－Δ型ADC及DAC
如今运用的绝大部分A/D转化器，例如并行比较型、逐次比较型、积分型等都归于线性脉冲编码调制（LPCM）型A/D转化器［1］。一个分辨率为n位的这种类型的A/D转化器，为了能区别2n个不同的量化等级，需求适当杂乱的比较网络和极高精度的模仿电子器材。当位数n较高时，比较网络的实现是好不简略的，因而约束了转化器分辨率的进步。一起运用A/D转化器构成收集体系时，还有必要在转化之前对抽样值进行抽样坚持，A/D转化器分辨率越高，这种要求就越重要，因而在一些高精度收集体系中，在A/D转化器的前端除了设置有抗混叠滤波器外，大都还需求设置专门的抽样/坚持电路，然后添加了收集体系的杂乱度。
所谓总和增量调制编码（Σ－Δ）型A/D转化器则与之不同［2］。LPCM 型A/D转化器彻底疏忽掉信号样值之间的相关性，仅仅直接依据抽样数据的每个样值的巨细进行量化编码；而Σ－Δ型A/D转化器则是依据前相同值与后相同值之差即所谓增量的巨细来进行量化编码。Σ－Δ型A/D转化器一般由两部分组成，第一部分为模仿Σ－Δ调制器，第二部分为数字抽取滤波器，如图1（a）所示。Σ－Δ调制器以极高的抽样频率（远高于奈奎斯特抽样频率）对输入模仿信号进行抽样，并对两个抽样值之间的差值进行低位量化（一般为1位），然后得到用低位数码表明的Σ－Δ码，然后将这种Σ－Δ码送给第二部分的数字抽取滤波器进行抽取滤波，然后得到高分辨率的LPCM信号。图1（b）为与之相对应的 Σ－Δ型D/A转化器。这种类型的A/D和D/A转化器，就量化而言，因为选用了极低位的量化器，防止了LPCM型A/D转化器中需求制作高位D/A转化器或高精度电阻网络的困难；并且因为它选用Σ－Δ调制器技能和数字抽取滤波器，能够获得极高的分辨率，大大超过了LPCM型A/D转化器；再者因为码位低，抽样与量化编码能够一起完结，几乎不花时间，因而不需求抽样坚持电路，这样就使收集体系的构成大为简化。与传统的LPCM型A/D转化器比较，Σ－Δ 型A/D转化器实际上是选用以高抽样速率来交换高位量化，即以速度换精度的计划。自90年代以来，Σ－Δ型A/D和D/A转化器获得了很大开展，并在高精度数据收集特别是在数字音响体系、多媒体、地震勘探仪、声纳、电子丈量等领域中获得了广泛的运用。
2 TLC320AD75C简介
TLC320AD75C是运用四阶Σ－Δ技能的高性能20位立体声模数和数模转化器（ADA），能一起进行四路20位分辨率的模仿到数字（A/D）和数字到模仿（D/A）信号通道的转化。其它功用还包含数字衰减、数字恢复滤波、软静音和片内守时及操控［3］。该芯片具有以下特色：
·单5V（模仿/数字）电源电平及3.3V至5V数字接口电平
·采样速率高达48kHz；
·分辨率为20位；
·ADC的信噪比为100dB；
·ADC的总谐波失真+噪声为0.0017%;
·DAC的信噪比为104dB；
·DAC的总谐波失真+噪声为0.0013%；
·内部电源基准；
·串行接口；
·差分结构；
·DAC具有PWM输出；
·DAC的采样率为32、44.1和48kHz时可进行数字恢复滤波；
·DAC具有数字衰减/软静音功用。
TLC320AD75C的引脚摆放及引脚功用请参阅TI公司的产品数据手册，其功用框图如图2所示。
3 TLC320AD75C的接口电路规划
由 TLC320AD75C的功用方框图能够看出，TLC320AD75与外电路的接口主要由三部分组成：一是TLC320AD75C与模仿音频数据的接口，包含ADC的差分输入和DAC的PWM输出；二是TLC320AD75C与微操控器的数字音频数据接口；三是DAC的串行操控接口。下面给出详细的电路规划。
3.1 与模仿音频数据的接口
为了供给高的共模噪声按捺比和添加输入动态规模，TLC320AD75C的ADC的输入选用差分方法；一起还要考虑到TLC320AD75C具有很高的速度和分辨率、开关电容输入结构以及单电源作业等特色，这就要求咱们有必要细心规划相关的驱动放大器。驱动放大器有必要供给一个低的信号源阻抗和满意的输出电流以驱动ADC输入，并且其高频输出阻抗有必要满意低，以防止带来转化差错。图3给出了TLC320AD75C与模仿音频数据的接口电路，因为左、右声道电路彻底相同，故只画出了一个声道的接口电路。 U1、U2和U3皆选用超低噪声、宽频带、高精度、高速运算放大器OP37。U1和U2将单极性音频输入改换为差分方法的输出，U3则将 TLC320AD75C输出的差分信号对L2－L1（PWM信号）改换成单极性信号。U1中+5V经过两个100kΩ的电阻给运放同相端供给+2.5V的静态偏置，100μF的电容则使其沟通接地。U2同相端接法同U1，图3中未画出。
3.2 与数字音频数据的接口
TLC320AD75C的串行端口有两种作业方法：当M/S引脚为高电平时，ADC串行端口装备为主方法，TLC320AD75C从MCLKI发生LRCKA和SCLKA；当M/S接低电平时为从方法，器材从外部接纳LRCKA和SCLKA。
本文以ADC的主方法为例阐明TLC320AD75C
与微操控器间的接口。主方法时LRCKA在内部由MCLKI发生，LRCKA固定为采样频率fs（MCLKI/256）。在此信号为高电平期间，左通道数据串行移至输出端；在低电平期间，右通道数据移至输出端。转化周期由LRCKA的上升沿同步。图4中的（a）、（b）、（c）三个波形表明了在左、右通道数据所用的32个SCLKA周期中的前20个周期内，从TLC320AD75C中移出的20位、MSB在前的ADOUT数据。
从图4能够看出，TLC320AD75C与具有同步串口的微操控器如TI公司DSP系列TMS320C2X/3X/5X/2XX/54X的接口适当简略。但是，现在我国DSP的开发和运用还不遍及，很多的科技和工程技能人员对 DSP比较陌生。与此相反，单片机如MCS51、8098、MCS196系列却在我国适当遍及并得到了广泛的运用。惋惜的是MCS51系列单片机没有同步串口，并且现在的很多数据收集体系的输出要求的是并行数据。考虑到上述情况，为了同MCS51系列接口，就要在满意图4时序的前提下，规划串转并电路和并转串电路。
图5是TLC320AD75C的ADC与MCS51接口电路，DAC接口电路是上述电路的逆进程，只需将8位输出锁存移位寄存器 （三态、串入并出）74LS595改成8位输入锁存移位寄存器74LS597（三态、并入串出）即可，此处不再胪陈。图5与图3的画法相同，鉴于篇幅的约束，省掉掉了一些电路细节，读者运用本文中的电路时应补上。下面简略叙述一下图5所示电路的作业进程。依据图4串行接口时序，要求使用LRCKA和 SCLKA生成图4（d）所示的脉冲。在该脉冲的高电平期间20位串行数据送到由三片74LS595级联而成的串入并出接口电路中；在脉冲的下降沿将 74LS595中移位寄存器中的数据传输到锁存器；在脉冲的低电平期间发中止到MCS51的INT0，MCS51顺次宣布三个片选信号，读走该20位数据，然后完结一个声道的收集作业。因而怎么发生图4（d）所示的脉冲是本电路的核心问题。在图5所示电路中，74LS123捕捉到的LRCKA上升沿和下降沿经过线与的方法生成图4（e）方法的极窄脉冲。在该脉冲的低电平期间置位74LS74；两片74LS160接成20进制的计数器，在74LS74输出高电平到来时对SCLKA进行计数，当计满20个脉冲时输出一高电平脉冲，该脉冲经一非门倒相去74LS74的复位端。74LS74在上述的置位与复位效果下即发生图4（f）所示的脉冲，一起在该脉冲的低电平期间还要去铲除计数器，中止计数器作业，直至该脉冲的下一个高电平到来。要指出的是图4（f）所示脉冲比图4（d）所示的脉冲有一推迟，但只需该推迟时间小于TSCLKA/2，即图4（f）所示脉冲的上升沿比转化开端后SCLKA的第一个上升沿早，同步计数器就可正确计数，不会漏掉1位串行数据。
3.3 DAC的串行操控接口
16位操控数据输入履行器材的操控功用。TLC320AD75C选用最高有用位在前的格局，因而，关于16位数据字，D16是最高有用位（MSB），D1是最低有用位。图6表明 CDIN、SHIFT及LATCH的输入时序。在LATCH为低电平期间，内部装载数据。CDIN是24位数据流，包含16位操控数据D1～D16和8位器材地址A1～A8。图7示出了TLC320AD75C与MCS51串行口的接口电路。在方法0状态下，MCS51的串行口为同步移位寄存器方法，数据由 RXD端收支，同步移位脉冲由TXD端输出。因为MCS51发送、接纳的是8位数据，低位在先，而TLC320AD75C选用最高有用位在前的格局，故在 MCS51的软件中应将数据高低位倒置过来。
责任编辑：gt
