１、概述
ＴＨＳ１２０６有４个模仿信号输入端，每个输入端既可作为４个独自的非极性信号的输入通道，也可作为２个差分信号输入通道，并且两种方法可一起混合运用，详细的输入通道方法可由内部操控存放器操控。ＴＨＳ１２０６选用５Ｖ单电源供电，内置的１６字深度环形ＦＩＦＯ可存储屡次接连收集的数据，然后防止每次收集数据都要读取。且在收集屡次数据之后才告诉ＣＰＵ读取数据，削减了ＣＰＵ读取数据的中止次数，进步了体系的实时性。ＴＨＳ１２０６既可选用内部规范电压，也可选用外部输入规范电压，并可由内部存放器操控。 图１为其引脚图，各引脚界说如下：
ＡＩＮＰ、ＡＩＮＭ、ＢＩＮＰ、ＢＩＮＭ：模仿输入通道，这四个引脚既可用做４个独自的非极性模仿输入信号，也可作为差分输入通道Ａ和Ｂ的正负模仿信号输入端。
ＡＶＤＤ、ＡＧＮＤ：ＡＤＣ模仿电压和模仿地。
ＢＶＤＤ、ＢＧＮＤ：ＦＩＦＯ的数字电压和数字地。
ＤＶＤＤ、ＤＧＮＤ：ＡＤＣ数字电压和数字地。
ＣＯＮＶ ＣＬＫ？ＣＯＮＶＳＴ？：发动转化信号输入端。
ＣＳ０、ＣＳ１：片选信号，低电平有用。
ＤＡＴＡ ＡＶ：ＡＤ转化完毕信号，数据输出有用。
Ｄ０～Ｄ９：十位双向数据线。
Ｄ１０／ＲＡ０：既可作为数据线Ｄ１０，也可作为内部操控存放器的地址线ＲＡ０。
Ｄ１１／ＲＡ１：既可作为数据线Ｄ１１，也可作为内部操控存放器的地址线ＲＡ１。
ＲＥＦＯＵＴ：２．５Ｖ参阅电压输出。
ＲＥＦＩＮ：共模输入参阅电压，作为ＡＤ转化的规范参阅电压，可直接将此引脚接至ＲＥＦＯＵＴ引脚以输入２．５Ｖ规范电压。
ＲＥＦＰ、ＲＥＦＭ：外部输入参阅电压的正负极接入。
ＲＤ、ＷＲ（Ｒ／Ｗ）：读写操控信号。
２、内部结构及功用
２．１ 内部结构
ＴＨＳ１２０６内部由采样坚持器、逻辑操控单元、操控存放器、ＦＩＦＯ、参阅电压操控单元等部分组成。其内部功用框图如图２所示。
ＴＨＳ１２０６有４路采样坚持器，可一起对４路信号进行采样坚持，并按次序顺次对各通道的采样坚持值进行转化。ＴＨＳ１２０６单个通道的最高采样频率可达６ＭＳＰＳ。一起采样多个通道的模仿信号时，其采样频率与输入信号的通道数有关。多通道采样信号的采样频率与模仿信号的输入通道数成反比。
２．２ 内部操控存放器
ＴＨＳ１２０６内置２个操控存放器（ＣＲ１和ＣＲ０），经过向内部操控存放器写入特定的操控指令可设定ＡＤＣ的详细作业状况。Ｄ１１／ＲＡ１和Ｄ１０／ＲＡ０两个输入引脚可作为内部操控存放器的地址线，经过输入来挑选操控存放器ＣＲ０或ＣＲ１。
ＣＲ０各位界说如下：
ＴＥＳＴ１、ＴＥＳＴ０：启用测验功用，用于挑选ＡＤＣ 的测验电压。ＴＨＳ１２０６有ＶＲＥＦＰ、（ＶＲＥＦＭ＋ＶＲＥＦＰ？／２、ＶＲＥＦＭ 三个测验电压，经过测验３个不同电压下的ＡＤ转化值来查看ＡＤ与ＣＰＵ的衔接是否杰出，并测验ＡＤ是否正常作业。ＴＨＳ１２０６处于测验方法时，ＤＡＴＡ ＡＶ输出无效。ＴＨＳ１２０６从测验方法回来正常作业方法后，有必要从头初始化。
ＳＣＡＮ：主动扫描方法。便是在有多个模仿信号输入时，ＡＤＣ一起采样各信号并一起坚持各通道采样值，然后顺次对扫描的各采样值进行ＡＤ转化。多通道输入模仿信号时都选用主动扫描方法。ＳＣＡＮ为１，制止主动扫描方法，ＳＣＡＮ为０？启用主动扫描方法。
ＤＩＦＦ１、ＤＩＦＦ０：界说差分模仿信号输入的通道数。
ＣＨＳＥＬ１、ＣＨＳＥＬ０：界说ＡＤＣ一切模仿信号输入的通道数。
ＰＤ：节电方法挑选，ＰＤ＝‘１’？ ＡＤＣ处于正常作业状况，ＰＤ＝‘０’，ＡＤＣ处于节电方法。
ＭＯＤＥ：转化方法挑选，ＭＯＤＥ ＝‘０’，ＡＤＣ处于接连转化方法；ＭＯＤＥ＝‘１’？ＡＤＣ选用独立的转化方法。
ＶＦＥＦ：参阅电压挑选，ＶＦＥＦ＝‘０’，挑选内部参阅电压；ＶＦＥＦ＝‘１’，挑选外部参阅电压。
操控存放器ＣＲ１的各位界说如下：
ＲＢＡＣＫ：调试方法 ，ＰＢＡＣＫ＝‘０’，ＡＤＣ处于正常作业状况，ＰＢＡＣＫ＝‘１’，ＡＤＣ处于调试状况。当ＡＤＣ处于调试状况时，可顺次读取内部操控存放器ＣＲ１和ＣＲ０的值。
ＯＦＦＳＥＴ：零偏移补偿方法，ＯＦＦＳＥＴ＝‘０’，ＡＤＣ处于正常作业状况；ＯＦＦＳＥＴ＝‘１’，ＡＤＣ处于校准补偿方法。ＡＤＣ选用零偏移补偿方法时，输入模仿信号置为零电平并进行转化？转化值（即零偏移补偿值）存入内部补偿存放器；而当ＡＤＣ正常作业时，其转化数值减去零偏移值以得到校正后的ＡＤ转化值。经过零偏移补偿有利于进步信号收集的准确度。
ＢＩＮ／２ｓ：输出数据表明方法，ＢＩＮ／２ｓ＝‘０’，输出数据以补码方法表明；ＢＩＮ／２ｓ＝‘１’，输出数据以二进制码表明。
Ｒ／ Ｗ：读写挑选，Ｒ／ Ｗ为１时，ＷＲ为读写信号，ＲＤ输入引脚制止。Ｒ／ Ｗ为０时，ＲＤ输入引脚为读信号，ＷＲ输入引脚为写信号。
ＤＡＴＡ Ｐ：ＤＡＴＡ ＡＶ极性操控，ＤＡＴＡ Ｐ为１时，高电平有用，ＤＡＴＡ Ｐ为０时，低电平有用。
ＤＡＴＡ Ｔ：ＤＡＴＡ ＡＶ输出方法操控，ＤＡＴＡ Ｔ为０时，ＤＡＴＡ ＡＶ为电平触发；ＤＡＴＡ Ｔ为１时，ＤＡＴＡ ＡＶ为边缘触发。
ＴＲＩＧ１、ＴＲＩＧ０：设置ＦＩＦＯ触发门限，经过ＴＲＩＧ１和ＴＲＩＧ０ 设置不同输入通道时ＦＩＦＯ的触发门限。
ＯＶＦＬ／ＦＲＳＴ：读写显现信号，当作为读信号ＯＶＦＬ时，显现ＦＩＦＯ的溢出状况，ＯＶＦＬ为１时， 表明ＦＩＦＯ 没有溢出，ＯＶＦＬ为０时，ＦＩＦＯ溢出。当作为写信号ＦＲＳＴ时，复位ＦＩＦＯ，对ＦＲＳＴ写入１可复位ＦＩＦＯ。
ＲＥＳＥＴ：复位信号，对该位写１，将对内部操控存放器ＣＲ１、ＣＲ０设置复位值，一起也对ＦＩＦＯ和补偿存放器复位。
应当留意的是，在ＡＤＣ正常作业前，有必要对其内部操控存放器初始化，并设定其详细的作业方法。初始化的流程如图３所示。
２．３ ＦＩＦＯ的运用
ＴＨＳ１２０６内置一个灵敏的环形ＦＩＦＯ，ＡＤ转化数据可直接写入ＦＩＦＯ？最多可存入１６个字。运用内部ＦＩＦＯ 时，ＡＤＣ无需每采样一次都发生中止，因此可削减微处理器读取采样数据的中止次数。为了操控ＦＩＦＯ的读写，ＦＩＦＯ用其设置的读指针来指示下一读取数据的方位？而用内置的写指针来指示最终一次采样数据放置的方位。若有多个模仿信号输入，各个通道的转化值顺次写入ＦＩＦＯ中。经过内部存放器操控ＦＩＦＯ的触发门限，触发门限设定存入采样数据的深度，存入数据到达此深度时，ＤＡＴＡ ＡＶ有用。
２．４ ＡＤ转化
ＴＨＳ１２０６经过内部操控存放器来设置ＡＤＣ的转化方法是独自转化方法，仍是接连转化方法。独自转化方法时，发动内部振动电路发生内部时钟。在外部输入ＣＯＮＶＳＴ的下降沿触发ＡＤＣ采样，并坚持各模仿输入信号，一起顺次对各信号进行转化并存入ＦＩ-ＦＯ。ＡＤ转化开端到ＤＡＴＡ ＡＶ有用的时刻段为转化时刻，转化时刻巨细为ＡＤＣ内部振动器发生的内部时钟和ＦＩＦＯ触发门限的乘积。当转化时刻到达ＦＩＦＯ的触发门限时刻时，数据存入ＦＩＦＯ，此刻，ＤＡＴＡ ＡＶ输出有用，以告诉微处理器读取数据。输入不同模仿信号通道时，ＦＩＦＯ的触发门限不同，经过内部操控存放器ＣＲ１中的操控位ＴＲＩＧ１、ＴＲＩＧ０可设定详细的ＦＩＦＯ触发门限。相邻ＣＯＮＶＳＴ的输入时刻应满足长，以确保ＡＤＣ在此刻刻内完结ＡＤ转化。
ＡＤＣ处于接连转化方法时，内部振动电路封闭。外部时钟信号可输入ＣＯＮＶ ＣＬＫ引脚，并在ＣＯＮＶ ＣＬＫ的上升沿触发ＡＤ转化，以便ＡＤＣ顺次收集坚持各输入信号。转化时刻为外部输入时钟信号和ＦＩＦＯ触发门限的乘积。经过触发门限时刻后，其转化值存入ＦＩＦＯ，ＤＡＴＡ ＡＶ有用，以告诉ＣＰＵ读取数据。此刻ＣＰＵ读取的数据为一段ＡＤ收集数据，数据个数等于触发门限值。
３、收集体系构成
使用ＴＨＳ１２０６和ＴＭＳ３２０Ｃ５４２构成的数据收集体系如图４所示，ＡＤＣ作为ＤＳＰ的Ｉ／Ｏ存储空间。经过设定操控存放器使ＡＤＣ处于接连转化方法，ＤＳＰ的缓存串口输出时钟作为ＡＤＣ的输入时钟，并用其上升沿触发ＡＤＣ转化。ＤＡＴＡ ＡＶ衔接ＴＭＳ３２０Ｃ５４２的外部中止引脚，ＡＤＣ转化数据存入ＦＩＦＯ，在溢出时宣布中止，然后由ＤＳＰ呼应中止并读取Ｉ／Ｏ空间即ＦＩＦＯ的数据。
责任编辑：gt
