因为低温堆积、薄膜纯度以及绝佳掩盖率等固有长处，ALD（原子层淀积）技能早从21世纪初即开端运用于半导体加工制作。DRAM电容的高k介电质堆积首先选用此技能，但近来ALD在其它半导体工艺范畴也已发展出愈来愈广泛的运用。
高k闸极介电质及金属闸极的ALD堆积关于先进逻辑晶片已成为规范，而且该技能正用于堆积距离界说的双倍暨四倍光刻图样（SDDP、SDQP），用以推行传统滋润式微影的运用以界定高密度逻辑暨记忆体规划的最小特征尺度。本工业正在转换到三维结构，从而导致要害薄膜层对ALD的需求。
曩昔在平面元件中虽可运用几个PVD与CVD过程，但就闸极堆叠的观念而言，过渡到FinFET元件将需求全方位的ALD处理方案。FinFET巨细尺度及操控要害元件参数对后闸极（gate last）处理的需求按14nm制程需用到全ALD层。风趣的是，运用FinFET减缓了效能提高对介电质EOT缩放的需求，而且可用较缓慢的速度调整闸极介电质厚度。
二氧化铪（HfO2）的厚度关于最新一代的元件已缩小至15埃以下，再进一步的物理缩放将会导致层构成不彻底；关于二氧化铪的缩放，10至12埃好像已达到极限。但是，运用能提高闸极堆叠k值而且能运用实体较厚层之增加元素，本资料可预期连续运用于更多代工艺，借以下降穿隧漏电流。
FinFET为处理平面结构中某些要害整合难题的有用办法，尤其是操控短通道效应以及运用轻掺杂或无掺杂通道操控随机掺杂扰动。但是，关于先进制程节点，鳍部宽度已低于微影约束而且需求ALD层以供距离界说之双倍光刻图样界定（SDDP）鳍部结构。
线缘粗糙度和CD圴匀度在鳍部界说中扮演要害的人物，鳍部变异会使元件或晶圆之间的临界电压发生扰动。有必要有用操控鳍部的蚀刻以在最小化鳍部高度变异的一起使晶体危害降到最低。因为附近鳍部的暗影效应会对离子布植技能构成影响，鳍部的均匀掺杂会有挑战性。电浆掺杂也有类似问题。
将鳍部做成锥状能够处理前述问题，并一起处理掩盖性闸极介电质与金属堆积的担忧，但下一代终究仍需求运用高掺杂、一致性、ALD层之固态掺杂之类的新颖办法以继续缩放鳍部。
在FinFET、多闸极元件中，Fin的侧边与上部为自动通道区。因而，高k闸极介电质与金属闸极有必要以最小厚度及物理特性变异予以堆积于鳍部。变异将导致电晶体彼此之间发生临界电压变异和效能变异，或使鳍部的电流承载才能下降。别的，闸极接点金属有必要对闸极腔供给无空地填充物。逐层ALD堆积快速地成为处理这些问题的仅有技能。
在规范平面替换闸极技能中，金属闸极堆叠已由ALD、PVD以及CVD金属层的结合所组成。ALD用于掩盖性要害阻障物（critical barrier）与功函数（work function）设定层，而传统PVD和CVD用于堆积纯金属给低电阻率闸极接点。
跟着FinFET之类三维结构的呈现，全方位ALD处理方案关于介电质、阻挡层与work function设定层以及闸极接点具有要害性。最大热预算继续压低，且理论上金属堆积有必要在低于500℃的温度下进行。纯金属之热ALD于此温度规模具有挑战性，以及大部份将于此温度构成纯金属的母材并不安稳，会在堆积期间把杂质混入金属内。
但是，电浆增强型ALD（PEALD）的运用极具优势，因而这一技能能以混入最少杂质的办法进行纯金属之低温堆积。直接或远端电浆两者皆可用于堆积纯金属，但接近闸极区运用电浆仍留有某些担忧。本工业继续评价不同低温金属母材用以对藉由ALD堆积纯金属供给一个适用于一切温度的处理方案。
三维架构和较低热预算的结合关于特定要害薄膜堆积运用将需求由CVD与PVD移向ALD。在传统PVD与CVD技能范畴中，咱们已观察到对ALD代替的激烈重视。在不久的将来，可彻底预期ALD扩展至MEOL与BEOL的运用。ALD母材的开发至关重要，尤其是在金属堆积空间中，以供交给特性与PVD/CVD基线效能匹配的薄膜。
除了确保ALD母材具有满足的反响性，母材的安稳度与蒸气压力具有要害性。若ALD很多替代传统的PVD和CVD技能，未来ALD母材的开发在化学供货商、设备制作商以及元件制作商之间需密切配合，以确保这些薄膜能以可再生、出产确保的办法堆积。
