蜂窝网络运营商正尽力经过运用最新空中接口、选用最新传输频率、进步带宽以及添加天线数量和蜂窝基站数量的方法进步网络容量，为此他们需求很多削减设备本钱。此外，运营商们还要进步设备功率和网络集成度，以便削减运营本钱。为了供给可满意这些不同需求的设备，无线根底设备设备制造商正在寻觅具有更高集成度、功用和灵活性且功耗与本钱更低的解决计划。别的，设备制造商在完成以上方针的一起还要缩短产品上市时刻。
削减设备整体本钱的要害是集成，但削减运营本钱则需求选用高档数字算法来改进功率放大器功率。其间最常用的一种算法便是数字预失真(DPD)。在设备装备变得越发杂乱的一起进步设备功率，这自身便是一种应战。无线电传输带宽凭仗先进的长时刻演进(LTE-A)技能正在挨近100MHz，并且跟着厂商企图在一个非接连频谱中选用多个空中接口，这一数字甚至会更高。一起有源天线阵列(AAA)和支撑MIMO的远端射频单元(RRU)也不断对算法的核算带宽提出更高要求。本文咱们将研讨怎么运用Zynq-7000 All Programmable SoC(AP SoC)来进步当时及未来DPD体系的功用，一起为设备厂商供给具有彻底可编程功用的低本钱、低功耗解决计划，协助他们以最快的速度向商场推出产品。
完成蜂窝无线电
AP SoC选用包含串行收发器(SERDES)和DSP模块的高功用可编程逻辑(PL)架构和一个与其严密集成的硬化处理子体系(PS)。该处理子体系又包含一个双核ARM Cortex A9、浮点单元(FPU)和NEON媒体加快器，并配有完成完好无线电操作和操控所必需的UART、SPI、I2C、以太网和存储操控器等多种外设。与外部通用处理器或DSP处理器不同，因为PL与PS之间有很多的衔接，因此其间的接口需求极高的带宽，这是单个解决计划所无法完成的。凭仗这些软/硬件组合，AP SoC器材能够在单个芯片上完成RRU所需的悉数功用，如图1所示。
PL中丰厚的DSP资源可用于完成数字上变频(DUC)、数字下变频(DDC)、峰值因数下降(CFR)和DPD等数字信号处理功用。此外，SERDES能够支撑9.8Gbps CPRI和12.5Gbps JESD204B接口，别离用于衔接基带转化器和数字转化器。PS支撑对称多处理(SMP)和非对称多处理(AMP)。在本事例中，假定选用AMP方法，其间的一个ARM A9处理器用于完成下传音讯、调度、校准和警报等板级操控功用，用以运转裸金属架构，更或许的是Linux等操作体系。而另一个处理器则用于完成部分所需的DPD算法，因为并非算法的一切部分都支撑纯硬件解决计划。
DPD可经过扩展线性规模来进步功率放大器功率。加强对放大器的驱动以改进输出功率，然后进步功率，一起静态功耗坚持相对不变。为了扩展线性规模，DPD运用放大器的模仿反应途径以及很多信号处理操作来核算系数(该系数为放大器非线性的倒数);然后运用这些系数对所发送的功率放大器驱动信号进行预批改，终究到达扩展放大器线性规模的意图。
DPD算法可分解为如下多个功用块，如图2所示。
DPD是一个闭环体系，可捕捉之前发送的信号，以确认放大器依据发送信号所表现出的行为。DPD的首个使命是在校准模块(alignment block)中将放大器的输出与之前的发送信号进行校准。在开端任何后续算法操作之前，需求运用存储器来校准数据。一旦数据校准后，就可用自相关矩阵核算(AMC)和系数核算(CC)算法来创立代表PA非线性倒数近似值的系数;取得系数后，数据途径预失真器会运用这些数据对发送到PA的信号进行预批改。
加快DPD系数预算
这些功用能够经过多种不同方法来完成。有的功用合适用软件，有的则合适用硬件，还有的则既可用软件也可用硬件来完成，但终究仍是由功用来决议选用何种完成方法。有了AP SoC器材，规划人员就可自主决议选用硬件仍是软件来完成功用。关于DPD算法而言，包含高速滤波功用的数据途径预失真器因为需求极高的采样率，一般应在PL中完成，而用于生成DPD系数的校准引擎与预算引擎则能够在PS中的ARM A9上运转。
为了确认究竟用软件仍是硬件来完成功用，有必要首要对软件进行特性剖析，确认其耗时状况。图3显现了图2中DPD算法用于完成三个可辨认功用的软件特性。依据剖析成果显现，赛灵思DPD算法中97%的时刻都用于AMC处理，因此首要对该功用进行加快含义最大。
ARM A9可用于履行一些附加功用，这样也有助于进步这类运用的功用。例如，作为PS的一部分，每个ARM A9都有一个浮点单元和一个NEON媒体加快器。NEON单元是一种128位单指令多数据(SIMD)矢量协处理器，可一起履行两个32x32b乘法运算，十分合适以乘法累加(MAC)运算为主的AMC功用的要求。充沛运用NEON模块，就能发挥软件的内涵优势，然后无需用汇编言语进行低层次编程。
因此，相对选用Microblaze或外部DSP等软处理器而言，运用PS中的附加功用能够明显进步功用。
为了进一步进步DPD功用，最好将这些功用移植到选用PL的硬件内。但是软件由C或C++编写，要将C或C++转化为能够在选用VHDL或Verilog言语的PL中运转的硬件内，需求花费一些时刻。
跟着高层次归纳(HLS)东西(例如C-to-RTL)的推出，这个问题现在现已得到解决。这些东西让有C/C++编程经历的程序员能够以FPGA的方法进行硬件转化。Vivado HLS东西使规划人员和体系架构师能够轻松将C/C++代码映射到可编程逻辑，以完成代码重用、尽或许移植以及简略的规划空间探究机制，然后最大极限地进步生产力。
图4显现了C/C++的典型Vivado HLS高层次归纳规划流程。该东西的输出为RTL，能够轻松地与现有硬件规划集成，例如数据途径预失真器或上游处理部分，当然还包含数据转化器接口。
运用这种东西能够将算法快速移植到硬件，在这里算法有必要经过AXI接口与PS衔接，如图5所示。
在PL中以高时钟速率运转AMC算法能够明显进步功用(如图6所示)，与在软件中完成相同的功用比较，能够完成70倍的功用提高，且只占用不到3%的AP SoC器材逻辑资源。
对原始C/C++参阅代码进行根本的优化后，新代码在ARM A9处理器上的运转愈加高效，将纯软件完成计划的功用提高至原始代码的至少2至3倍。此刻，启用NEON媒体协处理器，能够取得额定的功用优势。图6的终究成果是经过在可编程逻辑中运转AMC算法(参见图5)取得的，其与开始的软件法比较，仅AMC功用就完成了高达70倍的整体功用提高。
终究是由无线电功用界说所需DPD在硬件与软件之间的分区。寻求更高档别的频谱批改能够完成更高的功率，这或许会成为影响功用的一个要素。因为进步了用于表达放大器非线性的精确度，因此完成更高的批改水平需求更强壮的处理才干。其他影响功用的要素是更大的传输带宽或在多个天线之间同享预算引擎。这种方法仅需一个处理器外加可选的硬件加快器即可为多个数据途径预失真器核算系数，然后完成面积(和本钱)方面的节约。
在某些状况下，在ARM A9 + NEON单元上运转软件所取得的功用就足够了，例如窄带传输带宽装备，或在规划中只要1或2个天线途径需求进行数据处理的状况，这既能够削减无线电装备的面积也可下降本钱。
为了将功用进一步提高至图6以上的水平，可为AMC功用的完成添加额定并行机制，但这需求以添加逻辑完成为价值才干缩短更新时刻。此外，对软件进行更深化的剖析或许会标明算法中其他可从硬件加快获益的部分。不管要求是什么，现在的东西和芯片都能协助规划人员在寻求更高功率的过程中垂手可得地在功用、面积以及功耗之间进行利害取舍，并且不用受特定分立器材或编程风格的限制。
总结
无线电根底设备要求低本钱、低功耗和高可靠性，而集成则是完成这些方针的要害，但直到现在也无法在不下降灵活性或减慢上市进程的前提下做到。此外，宽带无线电和对更高功率的寻求正在促进处理要求不断提高。凭仗双核处理器子体系、高功用和低功耗可编程逻辑优势，Zynq-7000 All Programmable SoC已成为能充沛满意当时和未来无线电需求的解决计划。
不管是长途无线电设备仍是有源天线阵列，规划人员都能以更高的生产力创立产品，一起完成比现有解决计划(如ASSP或AS%&&&&&%)更高的灵活性和功用。软件与硬件之间的边界已不再明晰，这为需求更多高档算法以完成产品差异化的规划人员敞开了无限或许性。
