前语
列车运转监控记载设备在铁路的安全运送进程中发挥了巨大的作用，但缺乏的是没有语音记载功用。为了处理这个问题，依照铁道部的技能要求，本文研讨开发了一种新式列车语音记载设备。该设备首要用于对乘务员机车联控进行录音，并可协同监控设备剖析行车事端，为机务部分和运送部分的科学管理供应新的技能手段。鉴于常见设备的技能指标及规范，关于语音的数字化，以16KHz的采样频率、16位量化精度进行采样，在编码方面，选用MPEG-2紧缩编码方法。
硬件体系组成
该语音记载设备如图1所示，整个体系由ADC、DSP、CPLD操控器，Flash大容量存储器及LCD显现屏等组成。
在本体系中，ADC用来完结信号的转化，数据格局在16、18、20位之间可选，DSP为体系的中心数字处理器，功用强大，完结数字信号的紧缩编码，CPLD用于数据传送的操控以及对ADC、Flash和LCD显现屏等器材的初始化检测设置，Flash用来存储数据，LCD显现屏用来显现当时体系的状况，如运转等候和数据处理等。体系上电后，若有语音信号，则输入ADC，得到一串数字信号送入DSP进行数据紧缩编码，经过紧缩编码的数据由CPLD存储到Flash中，整个体系以流水线的方法作业，数据的收集、紧缩编码和存储一起进行。
A/D转化器UDA1341TS
UDA1341TS是由Philips公司出产的一款单片立体声A/D、D/A转化器，作业电压为3.0V，信噪比为97dB，具有双通道输入功用，采样频率在16，32和44.1KHz之间可选。
UDA1341TS与DSP构成语音信号收集体系，首要触及到位采样时钟（BCK）、字同步时钟（WS）、采样数据输出（DATAO），体系时钟输入（SYSCLK）这几个对时序有要求的引脚。体系中，DATAO作为输出引脚，与DSP的BDR0引脚相连；BCK、WS、SYSCLK作为输入引脚，其时序由DSP供应。UDA1341TS的体系时钟只能是256Fs、384Fs、512Fs，经过对状况寄存器的SC0位和SC1位编程可完结体系时钟的挑选设置。这儿Fs是语音信号的采样频率。在采样数据时，WS用来指明UDA1341TS的DATAO输出的有用数据。当体系对VINL（左声道）端口进行采样时，WS的上升沿标明一帧数据的开端，下降沿标明一帧数据的完毕；当体系对VINR（右声道）端口进行采样时，WS的下降沿标明一帧数据的开端，上升沿标明一帧数据的完毕。
UDA1341TS供应了一个L3端口，运用CPLD操控器对L3的L3DATA、L3MODE和L3CLOCK三个引脚进行编程，能够设置其内部的寄存器。当L3MODE引脚为低电平时，经过L3DATA引脚输入寄存器地址信息；当L3DATA引脚为高电平时，经过L3DATA引脚输入有关寄存器设置的数据信息（如设置芯片体系时钟频率、数据输入格局、芯片作业形式等）。UDA1341TS与DSP的McBSP（多通道缓冲同步串口）相连，各种同步信号由DSP发生，这样就确保了新数据的正常接纳以及已接纳数据的正常处理。UDA1341TS与DSP的硬件衔接如图2所示。
语音编码器TMS320VC5402
数字语音信号的紧缩需求很多的数字信号处理，一般单片机是无法完结的，所以本体系选用TI公司的DSP芯片TMS320VC5402（以下简称C5402）对语音信号进行紧缩处理。
C5402经过它的MsBSP与语音采样转化器UDA1341TS通讯。McBSP供应了全双工的通讯机制，以及双缓存的发送寄存器和三缓存的接纳寄存器，答应接连的数据流传输，数据宽度的8、12、16、20、24、32位之间可选；McBSP与ADC的通讯经过BDR0引脚完结，通讯进程的操控则由BCLKR0、BCLKR1、BFSR0等三条引脚完结。
CPLD低速操控
DSP作为高速的运算处理器不合适低速的操控运用。对UDA1341TS检测、初始化，对LCD的操控以及对Flash的存储操控都是低速的操控。本体系选用CPLD来完结这些作业。CPLD为Altera公司的EPM7128S，开发仿真环境为Altera公司的MAX-PLUSII。由于DSP的地址线A0、A1、A2要被某些芯片运用，所以选取A3-A7、A15共6根地址线和I/O空间挑选信号IS的反共同发生体系中各芯片的选通讯号。CPLD中的操控电路担任发生各种读写信号，如Flash的读信号MEM_RD和写信号MEM_WR等。
在该体系中，C5402要发生许多操控信号（如Flash程序页的挑选信号PPG2-PPGO等），一起也要监督和读取外部的状况。由于C5402只要两个通用I/O引脚，所以用CPLD来对其进行I/O端口扩展。CPLD内部经过一个8位DFF触发器完结对数据的输出。别的，经过8个三态门，将8位输入状况放到C5402数据总线的低8位上。C5402有4个中止输入INTR3反—INTR0的反。CPLD的中止挑选模块能够从最多8个外部中止信号中挑选4个作为C5402的中止输入，提高了体系的灵活性。
软件规划
软件规划首要包含ADC的程序规划，语音数据的紧缩编码等。
ADC的程序规划
ADC以16KHz的采样频率、16位量化精度进行采样，采样的位同步信号，帧同步信号、数据位时钟信号均由DSP供应，所以对McBSP相关寄存器的编程，如引脚操控寄存器（PCR）的编程，串口操控器（SPCR1，SPCR2）的编程，接纳操控寄存器（RCR1x，RCR2x）以及发送操控寄存器（XCR1，XCR2）的编程会影响语音信号的终究作用，所以用户在开发之前有必要具体参看相关材料。
语音数据编码
本文选用通用的MPEG-2语音紧缩编码算法，该算法是帧数据结构编码，一帧的样点值是576，以UDA1341TS的16KHz采样频率核算，一帧数据的编码要求在72ms内完结。C5402的指令周期是10ns，在满意算法要求的状况下，进行双通道实时编码约需求10ms，所以C5402能够完结该算法的实时编码。首要包含以下几方面：滤波器组的运算；心理声学模型的运算；量化编码；帧数据格局化。
滤波器组的作用是完结信号从时域到频域的映射。心理声学模型的核算是运用1024点的FFT，对输入的语音信号进行频谱剖析，再结合时频映射的成果，核算出各子带人耳的掩蔽特性。量化编码是经过各子带人耳的掩蔽特性和输出比特率的要求，核算出各子带编码所需的比特分配信息，而且对各子带数据进行线性量化编码的进程。程序的后续作业是依照MPEG-2规范对数据进行格局化，其意图是使数据编码后能被正确地解码、体系主程序如图3所示。
帧内编码是DSP依照MPEG-2规范对ADC传来的数字语音信号进行紧缩编码，其流程如图4所示。
结语
体系上电运转后，经屡次试验测验，运转状况安稳。现在该设备现已进行现场调试运用，开端部分装车运转，满意了列车语音记载的实践要求。
责任编辑：gt
