电信设备，服务器和数据中心的最新FPGA具有多个电源轨，需求正确排序才干安全地为这些体系上下供电。高可靠性DC-DC稳压器和FPGA电源办理的规划人员需求一种简略的办法来安全地放电大容量电容器，以防止损坏体系。
FPGA电源排序
最新在生成片上体系FPGA的过程中，它们能够供给十个独立的电源轨，为Vcore，存储器总线电源，I/O操控器，以太网等供给电源。如图1所示，每个电源轨由DC供电。直流转换器可调理3.3 V，2.5 V，1.8 V，0.9 V等所需的电压。为了给体系加电，遵从特定的次序以保证安全操作并防止损坏体系。同样在体系封闭期间，电源序列的次序相反，保证鄙人一个电源轨封闭之前禁用每个电源轨。该指令经过电源序列产生器芯片操控，该芯片可启用每个DC-DC稳压器，如图1所示。
图1：典型FPGA体系电源轨每个服务的供电。
考虑存储在各种电源轨上的去耦电容中的电荷时会出现问题。例如，在0.9 V Vcore电源轨上，总去耦电容能够在10到20mF的数量级，而且存储在电容器组中的剩下电荷需求在断电期间自动放电，鄙人一次电源封闭之前序列被禁用。这样能够防止违背掉电序列并维护FPGA体系。因而，主张在每个DC-DC稳压器输出端运用有源放电电路。
有源电容放电开关
经过了解电容器组的巨细，能够选用开放式办法对RC时间常数进行放电。一旦电压小于充电状况的95％（在3×RC时间常数下产生），则假定电容器放电。
这样做的一个简略办法是经过一个具有已知接地电阻的开关，当需求放电时能够接通该开关。参阅图1，电源序列产生器启用每个DC-DC稳压器的输出。然后能够运用该相同的使能（EN）信号来馈送并联连接到电容器组的开关。经过回转使能信号来驱动开关，当DC-DC稳压器的输出被制止时，它将使电容器放电。关于开关，首选N沟道功率MOSFET，由于它很简单从以地为参阅的逻辑信号驱动。所选电路如图2所示，Q2为N沟道功率MOSFET，Q1为P沟道MOSFET，回转电源序列产生器的EN逻辑信号。
图2：有源放电电路。
有源电容放电电路操作
参见图2 – 电源序列产生器的EN输出为DC-DC稳压器上的使能引脚供电以及电容器放电电路。当逻辑“0”宣布封闭信号时，P沟道MOSFET（Q1）将信号反相，然后接通N沟道MOSFET（Q2）以对电容器组放电。
放电电路假定一旦封闭信号施加，DC-DC稳压器就无法持续产生输出。如果在封闭指令激活后，DC-DC稳压器的输出有电，则有必要在放电电路激活之前引进推迟。这是为了保证放电MOSFET不会企图吸收DC-DC稳压器的悉数输出电流才能。
为了从逻辑“0”信号增强N沟道功率MOSFET（Q2），P沟道MOSFET（Q1）将信号反相为5 V，以施加在Q2栅极源上。挑选P沟道MOSFET（Q1）不具有低栅极阈值电压（VGS（th））。这是由于VGS（th）相关于温度下降而且Q1在逻辑“1”状况期间需求处于OFF状况以防止Q2的过错接通。需求挑选合适5 V操作的最佳值以及Power Sequencer。
当电源序列产生器输出逻辑“1”时，DC-DC稳压器在ON状况下使能，Q2有必要处于OFF状况。选用逻辑“1”输出，最小高电平输出电压为4.19 V（电源序列产生器的EN引脚输出标准），则在环境工作温度为60°C时，Q1 VGS（th）需求大于0.9 V 。此外，Q2的栅极需求经过100kΩ的R1电阻下拉至源极电位，以防止误导通。
温度的VGS（th）改变在典型的电气曲线中找到。 MOSFET数据表。例如，图3中给出了来自Diodes Incorporated的ZXMP6A13F的归一化VGS（th）与温度的联系.ZXMP6A13F是首选器材，由于保证最小VGS（th）在室温下为1 V，在60℃时降至约0.9 V °C。
图3：ZXMP6A13F的温度标准化RDS（on）和VGS（th）曲线。
当电源序列产生器使能输出变为逻辑“0”时，则存在0.270 V的最大低电平输出，Q1需求保证经过该5 V – 0.270 V信号增强通道，以保证Q2导通并放电电容器组。因而，Q1需求在VGS = -4.5 V时具有导通状况。
为了对电容器组放电，挑选N沟道功率MOSFET（Q2）具有导通电阻（RDS（开） ））合适于在10 ms内对最大电容组放电，以保证在不到100 ms的时间内完结10个通道的彻底封闭次序。有必要供给辅佐电源，以在封闭电源后至少100 ms驱动封闭电路（电源序列产生器）。
