1 概述
AD7492是AD公司推出的12位高速、低功耗、逐次迫临式AD转化器。它可在2.7V～5.25V的电压下作业，其数据经过率高达1MSPS。它内含一个低噪声、宽频带的盯梢/坚持放大器，能够处理高达10MHz的宽频信号。
AD7492 很容易与微处理器或DSP接口。输入信号从CONVST的下降沿开端被采样，转化也从此点发动。忙信号线在转化开端时为高电平，810ns后跳变为低电平以标明转化完毕。没有与此进程相关的管线延时。转化成果是凭借规范CS和RD信号从一个高速并行接口存取的。
AD7492选用先进的技能来取得高数据经过率下的低功耗。在5V电压下，速度为1MSPS时，均匀电流仅为1.72mA；它还可对可变电压/数据经过率进行办理。在5V供电电压和500kSPS数据经过率下的耗费电流为1.24mA。
AD7492具有悉数休眠和部分休眠两种方法，选用休眠方法能够在低数据经过率时完成低功力气。在5V电压时，若速度为100kSPS，则均匀电流为230μA。AD7492的模仿输入规模为0～REF IN。别的，该器材内部还可供给2.5V参阅电压，一起，该参阅也对外部有用。器材的转化速度由内部时钟决议。AD7492的首要特性如下：
●额外电压VDD为2.7V～5.25V；
●高数据经过率：数据经过率为1MSPS；
●功耗低：在5V电压下，数据经过率为1MSPS时，功耗一般为8.6mW；
●输入频带宽；100kHz输入时，信噪比为70dB；
●具有片内+2.5V参阅电压；
●具有片内时钟振荡器；
●具有可变电压/数据经过率办理功用，转化时刻由内部时钟决议。有部分和悉数两种休眠方法，选用休眠方法可在低数据经过率时使效能比到达最大；
●带有高速并行接口；
●具有柔性数字接口。经过设定VDRIVE引脚可操控I/O引脚上的电压；
●休眠方法的电流一般为50nA；
●无管线延时。是一个规范的逐次迫临式AD转化器，可在采样瞬间准确操控，采样瞬间凭借于CONVST的输入和距离中止转化来操控；
●外围元器材较少，可优化电路板空间；
●选用24引脚SOIC或TSSOP封装方法。
2 引脚功用
图1所示为AD7492的功用框图。图2为其引脚摆放。各引脚的功用如下：
CS：片选引脚。在CS和RD下降沿之后，体系把转化成果放在数据总线上。由于CS和RD衔接在输入端的同一个与门上，因而信号是能够交换的。
RD：读信号输入端。一般衔接到逻辑输入端，以读取转化成果。若数据总线总是处于作业状况，则在忙信号线变为低电平之前将新的转化成果送出去，在这种情况下CS和RD可经过硬件方法连至低电平。
CONVST：发动转化输入信号端。盯梢/坚持输入放大器在CONVST的下降沿处从盯梢状况转化为坚持状况，一起发动转化进程。转化树立时刻可短至15ns。假如 CONVST在转化继续期间处于低电平，且在转化完毕时仍坚持低电平，器材将主动进入休眠状况。休眠状况的类型由PS/FS引脚决议。若器材处于休眠状况，CONVST的下一个上升沿将唤醒它。唤醒时刻一般为1μs。
PS/FS：休眠方法挑选端。器材进入休眠状况时，此引脚决议休眠的类型。在部分休眠方法下，内部参阅电路和振荡电路不断电，耗电大约200μV。在悉数休眠方法下，一切模仿电路均断电，此刻器材的功耗能够忽略不计。
BUSY：忙信号输出端。此引脚的逻辑输出标明器材所在的状况。在CONVST下降沿之后，忙信号变为高电平并在转化期间坚持高电平。一旦转化完毕，转化成果存入输出寄存器，忙线复位为低电平。在忙信号下降沿之前，盯梢/坚持放大器转为盯梢状况，忙信号变为低电平以开端盯梢。在忙信号变低时，若CONVST输入仍为低电平，则器材在忙信号上降沿主动进行入休眠状况。
REF OUR：2.5V±1%参阅电压输出。
AVDD：模仿电源端。
DVDD：数字电源端，2.7～5.25V。用于给AD7492器材内除输出驱动电路和输入电路外的一切数字电路供给电源。
AGND：模仿地。
DGND：数字地。
AGND和DGND理论上应处于同一电位，即便在有瞬变电流时，其差值最大也不行超越0.3V。
VIN：模仿输入端。单端模仿输入道路。输入规模为0V～REF IN。此引脚为直流高阻抗。
VDRIVE：输出驱动电路和数字输入电路的供电电源为2.7V～5.25V。此电源电压决议数据输出引脚的高电平电压和数字输入的阈值电压。当数字输入和输出引脚阈值电压为3V时，VDRIVE答应AVDD和DVDD在5V电压下作业（使ADC的动态功用最优）。
DB0～DB11：数字线0～11位。器材的并联数字输出。这是由CS和RD操控的三态输出。它们的输出高电平电压是由VDRIVE引脚决议的。
3 使用接口电路
图3 为AD7492的一个典型衔接图。一旦CONVST变为低电平，忙信号就变为高电平，在转化完毕时，忙信号的下降沿用于激起一个中止服务。由CS和RD线操控并读取12字节。内部2.5V参阅电压使AD7492成为0～2.5V的模仿输入、单极性AD转化器。REF OUT引脚需并联一个不小于100nF的电容器，以使基准电压坚持稳定。由于第一闪转化或许会有差错，主张除掉第一次转化成果。这样也能够确保各部分处于正确的转化状况。上电时，不能变化，不然CONVST的上升沿或许会叫不醒器材。
图3 中，将VDRIVE引脚与DVDD相连是为了确认逻辑输出的电平值为0或DVDD。加在VDRIVE的电压可确认输入和输出逻辑信号的电压值。假如 DVDD衔接5V电压而VDRIVE衔接3V电压，则对应逻辑0和1的电压为0V和3V。这些特性使得AD7492能以3V的阈值电压使A/D在5V下运转。
责任编辑：gt
