根据CPLD的数字信号处理电路
智能时栅位移传感器内部根据CPLD的数字信号处理电路。电路选用双MCU＋CPLD结构规划，内部嵌入主从式两块单片机，副MCU担任数据收集与预处理作业，主MCU经过接口电路与外界完结数据交换。动、定测头感应到的弱小信号经扩大、自动增益控制、滤波和整形等预处理电路后，得到供数字电路处理的方波信号。两路方波信号送入CPLD进行处理，CPLD包含双路比相器、脉冲当量计量电路、计数电路、总线收发三态控制电路等4个功用模块。
CPLD芯片选用Altera公司的MAX7000S系列器材EPM7128SLC84，它有128个逻辑宏单元，逻辑门数为2500门，在MAX+PLUSII软件环境下，选用VHDL和原理图输入相结合的办法进行规划。规划输入完结后，进行全体的编译和逻辑仿真，然后进行转化、布局、布线、延时仿真生成装备文件，最终以4引脚的JTAG接口办法经过ByteBlaster下载电缆对CPLD进行在线编程(ISP)，完结结构功用装备，完结其硬件功用，制成专用芯片。为了防止器材内的规划被别人仿制和取出，可经过对MAX7128S内部的一个保密位编程，对规划进行加密。当对器材从头编程时，保密位连同其它的编程数据均能擦除和重写。
动、定测头方波信号别离从DO_INPUT和DI_INPUT端输入CPLD，采样信号INT0_OUT由定测头信号DI_INPUT反相得到，经过双路比相器获取动测头信号DO_INPUT的上、下沿至采样时刻的相位差信号。Fai_OUT1、Fai_OUT2信号表明刺进高频细分脉冲信号后的相位差信号，高频时钟脉冲由CLK端输入，经过2路带答应端的20位同步计数器别离对刺进的细分脉冲进行计数。每一个脉冲所代表的视点巨细由脉冲当量计量电路来确认，用于核算脉冲当量的Ti_OUT1信号由DI_INPUT信号二分频得到。
EPM7128SLC84输出信号INT0_OUT与副MCU第12脚P3.2相连，每一脉冲下降沿触发副MCU中止一次。经过对各信号逻辑时序的剖析，能够看出：动、定测头方波信号频率为50Hz，为确保时栅位移传感器能正常作业，MCU有必要每20ms中止一次(若信号频率为400Hz，中止时刻距离为2.5ms)，也就是说MCU用于处理数据的时刻只要20ms。MCU做多字节除法、乘法运算时，运转时刻较长，且用于单片机与核算机间数据通讯的时刻就至少需求10ms，因而20ms时刻MCU无法处理完悉数作业。处理时刻不行就会导致死机，传感器无法作业，实践也证明了这一点。
处理这一问题的办法通常是采纳硬件分频，信号分频后，相应周期加倍，供MCU处理数据的时刻加长。但在本规划中，无论是将动、定测头方波信号一起分频或仅将引起MCU中止的信号分频，均无法确保一起收集到正确的3个数据。
根据此，本文提出选用“软件分频”来处理这一问题，这也是选用双MCU的要害原因之一。中止信号INT0_OUT每20ms触发副MCU中止一次，每4次中止收集一次数据，前面3次中止时副MCU经过程序判别中止次数而进行相应处理，为第4次中止时收集数据作预备，第4次中止时在中止服务程序中收集数据，包含φ1、φ2和Ti等3个参数。其间，φ1、φ2和Ti别离代表一个信号周期内刺进Fai_OUT1、Fai_OUT2和Ti_OUT1中的时钟脉冲个数。副MCU对数据进行预处理后，经过P3.1脚触发主MCU中止，接纳副MCU传送的数据，这样，主MCU每80ms中止一次，供主MCU处理数据的时刻增加为80ms，相当于4分频，但并没有改动各信号时序。这一思想在信号频率提高到400Hz或更高后依然适用，只需对软件作少数改动即可。
经过以上剖析，不难看出：CPLD逻辑功用仿真波形为硬件电路和程序的正确规划与优化供给了根据，具有逻辑剖析仪的功用，为规划者带来了便利，这充分体现了选用CPLD规划数字电路的长处。
总线收发三态控制电路完结副MCU在读取φ1、φ2和Ti时分时复用20位数据总线D19～D0。副MCU每读一个数据，先经过使能端EN让计数器中止计数，再经过RD端翻开三态门读取数据，读完数据后封闭三态门，并经过CLR端将计数器清零，为下一次读取数据做预备。副MCU对收集到的数据进行预处理后，送给主MCU。图1中，副MCU的P3.0脚与主MCU的P2.0脚相连是为了完结数据传输过程中2块MCU间的通讯握手，数据预备就绪后，主MCU翻开三态总线缓冲74LS244，从P0口读取数据。
数据收集与预处理软件规划
如前所述，数据收集与预处理在副MCU中止0服务程序内完结，程序流程图如图3所示。程序规划中选用了前面介绍的软件分频技能，流程图中φ代表不受预处理电路中整形芯片门限电压影响的精确相位角。
结束语
PM7128SLC84在智能时栅位移传感器数字电路规划中取得了很好的运用作用，完结了硬件规划软件化，运用可编程逻辑器材技能防止了杂乱的PCB布线，带来不仅在本钱、开发周期、可靠性等方面的优势，并且大大增强了硬件模块的柔性，经过编程来很便利地修正硬件电路结构，功耗也大大下降。但在运用CPLD器材时也发现了一些问题，如EPM7128SLC84对信号毛刺很灵敏，因而，对信号的前置处理和电路规划提出了更高要求。
