导言
经过按钮与消费电子产品进行互动的年代现已曩昔。人机交互在曩昔几年中发生了巨大改动并仍不断开展。本文将供给人机界面改动的一些实例，协助读者更充分地了解怎么运用一种特别的架构完结低功耗处理计划，提高电池供电运用的用户体会。该架构由根据低功耗FPGA完结的异构处理单元完结。
人机界面(HMI)开展趋势
大多数移动设备在被唤醒进入作业之前都会进入睡觉或低功耗形式，所以您与设备的第一次交互操作便是唤醒。这种“唤醒”能够经过手腕翻转、摇摆、单击或双击、来电或音讯、机械按钮按压以及特定短语、手势或声响(例如拍手或打响指)触发。每种“唤醒”办法都需求运用传感器和监测设备来侦测特定的动作。“唤醒”操作有必要以极低的功耗完结。 现在的低功耗 FPGA 能够以大约 100uW 的功耗完结实时在线、实时倾听处理计划，而未来功耗还能明显下降。
完结立异的 HMI 处理计划所需的各种传感器正在敏捷改动 I/O 开展的格式。现在的移动设备需求更高的 I/O 速率。在曩昔几年中，低本钱传感器的激增以及全新的更高功用接口的广泛选用增加了这类体系的核算需求。而对实时在线功用的需求也在不断增加——传感器在无人机、电话、可穿戴设备和工业设备等各种运用中继续搜集很多数据。体系规划工程师需求在加快数据处理的一起下降体系功耗，在不再次充电的情况下满意顾客一整天的设备运用需求。
移动体系规划需求一种更全面并根据体系的处理计划，而不是以 CPU 为中心的传统规划办法。体系规划工程师需求充分运用处理器的差异性来尽或许下降功耗，与此一起满意当今移动设备日益增加的核算需求。
欢迎来到分布式异构处理(Distributed Heterogeneous Processing, DHP)的年代
DHP 是一种全新的低功耗处理计划，运用本地算法而不是云端算法，运用不同的处理器而不是功耗很高的运用处理器(AP)。经过这种规划，规划工程师能够运用并行处理技能满意杂乱协处理的新需求，运用本地数字信号处理器(DSP)履行重复的数据处理使命， 下降功耗并使运用处理器不再参加某些处理使命，然后使其能够长期地处于睡觉形式以节约体系功耗和延伸电池运用时刻。
分布式异构处理——本地处理可下降功耗并加快呼应
更多存储空间、更多 DSP
莱迪思半导体公司为 iCE40 Ultra FPGA 产品系列添加了新成员，可满意关于 DHP 核算需求，协助规划工程师完结功耗更低的处理计划，比较上一代产品具有 8 倍的存储空间和 2 倍的 DSP。全新的iCE40 UltraPlus FPGA 具有更多逻辑资源，静态电流仍仅需 75μA，而上代产品的静态电流为 71μA。
iCE40 UltraPlus FPGA 供给多种封装尺度，使得规划工程师能够为当今竞赛剧烈的移动商场快速构建绝无仅有而且极具吸引力的处理计划，满意下一代消费电子、移动、物联网边际和工业产品的苛刻处理需求。
该全新的 FPGA 归于低功耗 iCE40 产品线。iCE40 Ultra系列结合了低功耗和高度集成的功用等特性，包含多个 16 x 16 位乘法器块以及超小的封装尺度。
全新 iCE40 UltraPlus FPGA 为用于重复数字处理的低功耗并行处理处理计划供给所需的悉数要害资源。1.1 Mbit 低功耗 SP-SRAM、8 个乘法器/累加器块用于信号处理，高达 5280 LUT 用于用户逻辑，以及用于瞬时发动运用的非易失性装备存储器，iCE40 UltraPlus 处理计划为规划工程师完结实时传感器缓存、声束构成音频子体系和其他重复核算密集型运用 供给了抱负的蓝图。该器材也能够用于支撑各种桥接、缓存和显现运用，助力加快下一代 移动和工业运用的立异。
莱迪思 iCE40 UltraPlus FPGA 框图
全新的 iCE40 UltraPlus FPGA 还添加了可供给规划灵敏性的可编程 I/O、支撑一直在线摄像头运用的 I3C 接口(由 MIPI 界说的全新高带宽数据和操控传感器接口)以及内置振荡器，能够下降功耗和 BOM本钱。
功用丰厚的 iCE40 UltraPlus FPGA 静态功耗低至 75μA，封装尺度小至 2.15 x 2.55 mm，适用于要求功耗极小、空间受限的消费电子类运用。该器材还供给 QFN 封装，支撑工业和其他消费电子类运用运用的低本钱 PCB 拼装。
为了加快产品开发，莱迪思半导体公司供给 iCE40 UltraPlus FPGA 系列的整套东西以及评价样片和开发板。莱迪思 iCE40 UltraPlus FPGA 能够加快产品上市进程的另一个要素是知道到了嵌入式体系开发工程师所具有的特别经历技能。虽然 FPGA 历史悠久而且也得到了广泛的选用，但比较 MCU 而言仍是规划工程师们不太熟悉的产品。这一点都不古怪，现在懂得 MCU 编程的工程师要比懂得 FPGA 编程的多得多。开发工程师现在能够经过在 iCE40 UltraPlus FPGA 中完结软核处理器来处理这个问题。事实上，大容量 SPRAM 和固化的 DSP 块使 iCE40 UltraPlus FPGA 成为完结软核处理器的抱负渠道。为了支撑这些处理计划，RISC-V 安排(www.riscv.org)发布了一个开源、可扩展、高效的处理器规划。在最近的 RISC-V 研讨会上，有两家公司运用 RISC-V 开源软件东西和 Lattice FPGA 东西完结了根据 莱迪思 iCE40 UltraPlus FPGA 的 RISC-V 软核。这两家的公司的举动证明 iCE40 UltraPlus FPGA 可用于开发高度集成并行加快器的专用软处理器，而且开发本钱十分低。这为具有MCU 技能的工程师供给了史无前例的灵敏性。
潜在运用
iCE40 UltraPlus FPGA 具有的嵌入式 DSP 支撑规划工程师运转更高质量的算法，而 1 Mbit片上 SRAM 则答应体系在较低功耗的状态下缓存数据。在越来越多的体系中，规划工程师需求一个器材作为运用处理器的协处理器，而且能够在体系封闭时处理和剖析数据，然后唤醒运用处理器以履行更杂乱的功用。
潜在的运用几乎是无限的。例如，可穿戴或白色家电商场中的许多处理计划都需求用于大 容量帧缓存和接口桥接的器材。iCE40 UltraPlus FPGA 凭仗其大容量片上 SRAM 可支撑实时作业显现屏，而此刻运用处理器仍能处于睡觉形式。一起，iCE40 UltraPlus FPGA 还能够完结 MCU 和显现器之间的桥接。该 FPGA 支撑 MIPI DSI 或并行接口，为自界说图形加快以及 I/O 扩展供给灵敏性。显现驱动器和图形引擎的结合可比美低本钱 GPU，而功耗却大大下降。
在第二类运用中，许多电池供电的设备需求实时传感器缓存，以便在运用处理器处于睡觉形式时履行传感和检测加快。这些器材有必要屏蔽假唤醒，使得运用处理器更长期地处于睡觉形式。在这类运用中，iCE40 UltraPlus FPGA 可运用于各种传感器和运用处理器之间以处理唤醒触发，如用于计步器上的双击或“摇一摇唤醒”技能。相似的运用还有动作检测以及指纹、手势或虹膜扫描等。
实时传感器缓存
这些功用都需求两步进程。首要，体系有必要确认是否发生了恰当的唤醒动作。其次，体系有必要确认所运用的手势或指纹是否正确以取得对体系的拜访。关于曾经的运用而言，假如发生了恰当的动作，FPGA 就会唤醒运用处理器。而 iCE40 UltraPlus FPGA 凭仗其大容量片上存储空间，现在能够在体系唤醒之前履行上述两个过程，然后使得运用处理器更长期地处于睡觉形式。
iCE40 UltraPlus FPGA 的第三类潜在运用是声束构成。现在的体系常常需求增强的音频处理功用，将特定的音频信号与高噪声环境别离。一个典型运用便是体系有必要在多人正在说话的房间中检测并承受来自一个人的语音指令。
运用多个麦克风阵列和波束成形技能可检测特定的声响并滤除不需求的噪声。亚马逊最近推出的 Echo 渠道是一个很好的比如。这种免提音箱运用波束成形技能和 7 个麦克风，能够从室内环境中辨别出用户的声响，即便室内正播放着音乐也没问题。
但是，大多数运用处理器仅支撑两个麦克风。而且这些体系一般有必要一直敞开而且运用电池供电，关于大功耗的运用处理器而言是难以完结的使命。那么规划工程师该怎么完结24 小时不间断并以最低功耗支撑多达七个不同麦克风输入的波束成形处理计划呢?
一种办法是将麦克风阵列衔接到一片低功耗的iCE40 UltraPlus FPGA。
麦克风阵列声束构成
上述处理计划支撑多个数字麦克风 PDM 输入。片上乘法器和累加器(MAC)块可用于PDM 抽取和滤波，FPGA 的大容量存储空间则可支撑麦克风延迟线。这种计划也为体系规划工程师供给了更多立异空间。他们能够运用片上 MAC 和 FPGA 构建高度灵敏的波束构成滤波器或噪声消除体系以及音频均衡功用。
iCE40 UltraPlus FPGA 可经过各种工业接口(如 I2S、soundwire、SlimBu等)衔接到音频处理器。与任何根据 FPGA 的处理计划相同，规划工程师能够运用片上嵌入式DSP、逻辑和存储器资源构建高度定制处理计划并快速推向商场。
信号聚合
莱迪思 iCE40 UltraPlus FPGA 供给的资源也可用于大大简化移动设备中的印刷电路板(PCB)布局。低本钱传感器的快速增加以及实时在线监测和环境感知核算的呈现给 PCB 规划工程师带来了新的应战。移动设备中的每种新式传感器有必要与运用处理器进行通讯。
这些体系常常运用 I2C、I3C、SPI、UART 和 MIPI DPHY CSI-2 等接口。规划工程师或许要在单个产品中办理多达 40 个传感器到运用处理器的信号。
一般情况下，围绕着移动设备电池的一般有两块 PCB。这些 PCB 一般运用供给有限 EMI 屏蔽的柔性线缆衔接。柔性线缆被限制为两层以尽或许下降本钱。因而电路板布局工程师或许需求应对在具有信号振铃和其他牢靠性问题的双层线缆上传输多达 40 个信号的应战。
运用莱迪思 iCE40 UltraPlus FPGA 的独家特性来聚合这些体系中的许多信号是一种简化上述作业的办法。将 iCE40 UltraPlus FPGA 放在传感器旁，PCB 规划工程师能够运用简略的单针或双针接口将多个不同的信号聚兼并传输到运用处理器。
莱迪思 iCE40 FPGA 为信号聚合和快速布局调整供给了灵敏的 I/O 中心
完结信号聚合带来的优点并不仅限于此。如上文所述，莱迪思 iCE40 UltraPlus FPGA 可供给很多的核算资源。片上查找表(Look Up Table, LUT)和 DSP 可用于履行更多的本地化DHP使命。例如，声束构成体系有必要唤醒运用处理器以检测和验证指令中的要害短语。而运用信号聚合时，规划工程师能够运用 iCE40 UltraPlus FPGA 的本地资源在唤醒运用理器之前检测和验证要害短语。这种办法不仅为用户供给了对要害短语的更快呼应，它还经过使运用处理器在睡觉形式中坚持更长期而下降了体系功耗。
信号聚合大大简化了运用处理器 PCB 板的布局。经过最小化板上信号的数量，规划工程师能够更容易地满意杂乱的布局规矩并更快地完结电路板布局。
最终，运用 iCE40 UltraPlus FPGA 完结信号聚合可带来巨大的规划灵敏性。规划工程师能够重新装备 iCE40 UltraPlus FPGA 上任何接口的方位以简化电路板布局。在这种情况下，是抱负的电路板布局决议 FPGA 引脚摆放，而不是反向为之。
总结
I/O 接口的快速开展有望为移动体系规划带来令人兴奋的全新功用。低本钱传感器的激增和“实时在线”功用的广泛选用将使规划工程师完结史无前例的个性化规划。但要完结这些新功用，规划工程师有必要为移动设备选用异构处理处理计划，运用不同的处理模块来延伸电池运用时刻。凭仗 DSP 块和片上存储器，莱迪思半导体的 iCE40 UltraPlus FPGA 可协助 OEM 厂商将这些有目共睹的新功用添加到产品中，满意下一代移动设备颇具应战性功耗和核算要求。
