实时采样和模数转化技能
鹤立白雪，愚者见鹤，聪者见雪，智者见白。磷化铟示波器的呈现，我一开始的留意力会集在前端放大器芯片、三维规划封装以及氮化铝散热资料的运用，芯片技能打破16GHz瓶颈，到达32GHz数量级，甚至为更高示波器实时带宽的完成做好了技能储备。但有着丰厚研制和客户支撑经历的孙灯亮反而以为最重要的打破是采样电路技能，新的采样电路的规划使得样点间的精度由1ps以上提高到50fs，一起战胜ADC带宽的约束和未来采样率开展的瓶颈，灯亮以为这才是要害之处，并主张国内从事模数转化器研制的工程师们可留神这点，灯亮敏锐的技能视角和调查深度让我成果了这篇短文。
关于示波器来讲，带宽是榜首重要的目标，咱们前面评论的磷化铟技能，首要是用来改善探头带宽、示波器前置放大器带宽、触发带宽、采样头带宽；磷化铟技能对采样系统率的奉献只在采样模块的输入缓冲芯片上，其余部分不再是磷化铟技能，事实上也没有必要运用磷化铟技能，由于其它难度较低的技能完全能够担任。
图1 磷化铟示波器内部收集板什物相片，每个通道后边有两个20GSa/s的单晶片（die）模数转化器，实时采样子系统，包含封装到前置模块中的Sampler芯片，封装到模数转化模块中的磷化铟缓冲芯片、CMOS模数转化芯片，封装到内存操控模块中的MegaZoom大数据量硬件加速处理专用芯片、内存操控器以及收集内存
图1是90000 X系列示波器被拆开后的收集板实践相片，每个示波器内部有两个这样的收集板，每个收集板支撑两个通道，上有一块磷化铟前置电路多芯片模块，信号通过前置放大器和触发芯片，再进入采样头电路（英文是Sampler或Router），至此一切的信号都还在磷化铟前置模块内部，一切的高频信号在这儿均得到调度，该磷化铟前置模块透过BGA波峰焊焊接到PCB上。这个收集板的PCB是20层板规划，资料选用Nelco-13 （抛弃运用FR-4），板上有4000多个部件和近5000个网表（netlists）。信号从前置模块出来后，经由BGA焊盘连接到PCB上，首要进入的是模数转化器芯片，每个收集板支撑两个通道，每个通道上后边有两个模数转化器，因此在该收集板大将看到4个模数转化器，再后边是内存操控器，最终进入收集内存。一个收集板上的内存是8G点，每个通道4G点，是的，物理上是每通道4G点，但假如你翻查磷化铟示波器的Datasheet，其目标是最高2G点每通道，在分段存储下，最多可达4G点，这意味着，假如有必要，翻开每个通道4G的存储深度是或许的。
90000 X 磷化铟示波器的采样电路子系统架构是一项不太引起咱们留意的技能立异，其立异体现在以下几个方面：
1. 采样头（Sample）在模数转化器的输入缓冲芯片之前分隔，独自规划
2. 次序推迟采样为模数转化未来开展预留空间
3. 模数转化器的输出接口从头规划，选用串行链路
采样头被封装到三维前置模块中，该采样头首要由开关、存储、滤波功用电路组成，带宽和频响由磷化铟技能处理，采样距离的精度由推迟线和校准电路处理（所以到达50fs或更低的量级），最终该示波器到达40dB以上的无寄生动态规模，最大的技能奉献部分在于该采样头。其实，假如只看采样头部分，其支撑的动态规模能够很大，瓶颈在后边的模数转化器，今日选用的是8位的模数转化器，假如选用12位模数转化器，对业界的影响有或许是轰动性的。 灯亮呼吁国内同行，考虑学习这样的技能，国内研讨磷化铟技能现已很多年了，假如会集精力用磷化铟做采样/开关坚持/滤波电路，模数转化部分主张自己研制芯片，在芯片内部用低速的传统ADC（不要用多个 商用ADC在PCB电路板上拼接），这样有时机能够到达：高带宽、高采样率、高位数的高精度模数转化产品。
咱们来分析一下图1所示的四个模数转化器的内部组织原理，如图2所示，实践的电路封装里边有两个片子，一个片子是磷化铟缓冲芯片，功耗是1瓦，另一个是CMOS模数转化器芯片，功耗是9瓦。模数转化器结构是由安捷伦中心实验室研制的， 0.18 u CMOS工艺，内部有5000万个晶体管，选用次序推迟采样原理规划，所谓次序推迟采样是将模数转化器内部细分为80个slices，每个以250 MSa/s速率运作，一次一个 digit 。这儿咱们用的术语是 “digit”不是“bit”，这是由于转化基数是1.6 不是 2，所以在每个Slice中有12个基数是1.6的数值次序发生，然后将它们映射成8-bit 二进制值，并传送到输出接口处，也便是80 路串行数据链路处，每个链路的串行数据速率是 2 Gb/s，总的速率便是160 Gb/s ，即 20 GB/s 总的数据速率。 被测信号从示波器输入端通过磷化铟前置电路模块的前置放大器、触发芯片，最终从该模块中的Sampler芯片中输出，信号经由磷化铟缓冲晶片（如图3所示），再直接驱动模数转化器的输入电容，模数转化器的80个Slices，每一个Slice由几部分组成，包含输入盯梢和坚持（图2中的T/H）、将电压转化成电流的跨导（transconductor，图2中的V/I），次序推迟采样模数转化器（基数改进的电流形式）和基数转化器（Radixconverter）。1GHz时钟驱动一个推迟锁相回路、内插器、分频器以生成80路250MHz的时钟，相邻250MHz时钟间的推迟是50ps，推迟锁相回路发生5个差分时钟相位，内插器用来发生20个单端相位。
图2 磷化铟示波器内部每个20GSa/s的结构原理图，除CMOS模数转化芯片外，里边还有一个缓冲芯片
模数转化模块中的磷化铟缓冲芯片的首要作用是在驱动CMOS模数转化器的输入%&&&&&%时，供给50欧姆匹配终端，缓冲芯片和CMOS模数转化器之间用键合线相连，这样做的要害优点是让增益响应在整个频率规模内坚持平整。
