P0~P3的口锁存器结构都是相同的，P0~P3口的每一位口锁存器都是一个D触发器，复位今后的初态为1。但输入缓冲器和输出驱动器的结构有不同。CPU经过内部总线把数据写进口锁存器。CPU对口的读操作有两种：一种是读-修正-写指令（例如ANLP1，#0FEH），读口锁存器的状况，此刻口锁存器的状况由Q端经过上面的三态输入缓冲器送到内部总线。另一种是读指令（例如MOVA，P1），CPU读取口引脚上的外部输入信息，这时引脚状况经过下面的三态输入缓冲器传送到内部总线。
P1、P2和P3口内部有拉高电路，称为准双向口。
P0口内部没有拉高电路，是三态双向I/O口。
P1、P2、P3口能够驱动四个LSTTL电路，P0口能够驱动八个LSTTL电路。
P0、P1、P2、P3都是并行I/O口，都可用于数据的输入/输出传送，但P0、P2口可作为并行扩展总线。P0口可作为地址/数据复用线运用，运送体系的低8位地址和8位数据，因而多路开关的一个输入端为“地址/数据”信号。而P2口仅作为高位地址线运用，不触及数据，所以多路开关的一个输入信号为“地址”。
P3口的口线具有第二功用，为体系供给一些操控信号。因而在P3口电路中增加了第二功用操控逻辑。这是P3口与其它各不同之处。
来历；21ic
