信号完好性（一）：PCB走线半途容性负载反射
许多时分，PCB走线半途会通过过孔、测验点焊盘、短的stub线等，都存在寄生电容，必定对信号形成影响。走线半途的电容对信号的影响要从发射端和承受端两个方面剖析，对起点和结尾都有影响。
首要按看一下对信号发射端的影响。当一个快速上升的阶跃信号抵达电容时，电容快速充电，充电电流和信号电压上升快慢有关，充电电流公式为：I=C*dV/dt。电容量越大，充电电流越大，信号上升时刻越快，dt越小，相同使充电电流越大。
咱们知道，信号的反射与信号感受到的阻抗改动有关，因而为了剖析，咱们看一下，电容引起的阻抗改动。在电容开端充电的初期，阻抗标明为：
这儿dV实践上是阶跃信号电压改动，dt为信号上升时刻，电容阻抗公式变为：
从这个公式中，咱们能够得到一个很重要的信息，当阶跃信号施加到电容两头的初期，电容的阻抗与信号上升时刻和自身的电容量有关。
一般在电容充电初期，阻抗很小，小于走线的特性阻抗。信号在电容处发作负反射，这个负电压信号和原信号叠加，使得发射端的信号发作下冲，引起发射端信号的非单调性。
关于接纳端，信号抵达接纳端后，发作正反射，反射回来的信号抵达电容方位，那个样发作负反射，反射回接纳端的负反射电压相同使接纳端信号发作下冲。
为了使反射噪声小于电压摆幅的5%（这种状况对信号影响能够忍受），阻抗改动有必要小于10%。那么电容阻抗应该控制在多少？电容的阻抗体现为一个并联阻抗，咱们能够用并联阻抗公式和反射系数公式来确认它的规模。关于这种并联阻抗，咱们期望电容阻抗越大越好。假定电容阻抗是PCB走线特性阻抗的k倍，依据并联阻抗公式得到电容处信号感受到的阻抗为：
阻抗改动率为：
，即
，也便是说，依据这种抱负的核算，电容的阻抗至少要是PCB特性阻抗的9倍以上。实践上，跟着电容的充电，电容的阻抗不断添加，并不是一向坚持最低阻抗，别的，每一个器材还会有寄生电感，使阻抗添加。因而这个9倍约束能够放宽。在下边的评论中假定这个约束是5倍。
有了阻抗的目标，咱们就能够确认能忍受多大的电容量。电路板上50欧姆特性阻抗很常见，我就用50欧姆来核算。
得出：
即在这种状况下，假如信号上升时刻为1ns，那么电容量要小于4皮法。反之，假如电容量为4皮法，则信号上升时刻最快为1ns，假如信号上升时刻为0.5ns，这个4皮法的电容就会发作问题。
这儿的核算只不过是为了阐明电容的影响，实践电路中状况十分杂乱，需求考虑的要素更多，因而这儿核算是否准确没有实践含义。关键是要通过这种核算了解电容是怎样影响信号的。咱们对电路板上每一个要素的影响都有一个理性知道后，就能为规划供给必要的辅导，出现问题就知道怎样去剖析。准确的评价需求用软件来仿真。
总结：
1、PCB走线半途容性负载使发射端信号发作下冲，接纳端信号也会发作下冲。
2、能忍受的电容量和信号上升时刻有关，信号上升时刻越快，能忍受的电容量越小。
信号完好性（二）：接纳端容性负载的反射
信号的接纳端或许是集成芯片的一个引脚，也或许是其他元器材。不管接纳端是什么，实践的器材的输入端必定存在寄生电容，承受信号的芯片引脚和相邻引脚之间有必定的寄生电容，和引脚相连的芯片内部的布线也会存在寄生电容，别的引脚和信号回来途径之间也会存在寄生电容。
好杂乱，这么多寄生电容！其实很简略，想想电容是什么？两个金属板，中心是某种绝缘介质。这个界说中并没有说两个金属板是什么形状的，芯片两个相邻引脚也能够看做是电容的两个金属板，中心介质是空气，不便是一个电容么。芯片引脚和PCB板内层的电源或地平面也是一对金属板，中心介质是PCB板的板材，常见的是FR4资料，也是一个电容。呵呵，搞来搞去，仍是回到了最根底的部分。高手不要笑，太简略了。不过的确许多人看到寄生电容就感到有点晕，了解不透，所以在这儿烦琐一下。
回到正题，下面研讨一下信号终端的电容有什么影响。将模型简化，用一个分立电容元件替代一切寄生电容，如图1所示。
咱们调查B点电容的阻抗状况。电容的电流为：
跟着电容的充电，电压改动率逐步减小（电路原理中的瞬态进程），电容的充电电流也不断减小。即电容的充电电流是随时刻改动的。
电容的阻抗为：
因而电容所体现出来的阻抗随时刻改动，不是稳定的。正是这种阻抗的改动特性决议了电容对信号影响的特别性。假如信号上升时刻小于电容的充电时刻，开端电容两头的电压敏捷上升，这时阻抗很小。跟着电容充电，电压改动率下降，充电电流减小，体现为阻抗显着增大。充电时刻无穷大时，电容相当于开路，阻抗无穷大。
阻抗的改动必定影响信号的反射。在充电的开端一段时刻，阻抗很小，小于传输线的特性阻抗，将发作负反射，反射回源端A点的信号将发作下冲。跟着电容阻抗的添加，反射逐步过渡到正反射，A点的信号通过一个下冲会逐步升高，终究抵达开路电压。
因而电容负载使源端信号发作部分电压洼陷。准确波形和传输线的特性阻抗、电容量、信号上升时刻有关。
关于接纳端，很显着，便是一个RC充电电路，不是很谨慎，可是和实践状况十分类似。电容两头电压，即B点电压随RC充电电路的时刻常数呈指数添加（底子电路原理）。因而电容对接纳端信号上升时刻发作影响。
RC充电电路的时刻常数为
这是B点电压上升到电压终值的即37%所需的时刻。B点电压10%~90%上升时刻为
假如传输线特性阻抗为50欧姆，电容量10pF，则10~90充电时刻为1.1ns。假如信号上升时刻小于1.1ns，那么B点电压上升时刻主要由电容充电时刻决议。假如信号上升时刻大于1.1ns，结尾电容器作用是使上升时刻进一步延伸，添加约1.1ns（实践应比这个值小）。图2显现了终端电容负载对驱动端和承受端发作影响的示意图，放在这儿，让咱们能有个理性的知道。
至于信号上升时刻添加的准确值是多少，关于电路规划来说没必要，只需定性的剖析，有个大致的预算就能够了。由于核算再准确也没实践含义，电路板的参数也不准确！关于规划者来说，定性剖析并了解影响，大致预算出影响在那个量级，能给电路规划供给辅导就能够了，其他的事软件来做吧。举个比方，假如信号上升时刻 1ns，电容使信号上升时刻添加远小于1ns，比方0.2 ns，那么这么一点点添加或许不会有什么影响。假如电容形成的上升时刻添加许多，那或许就会对电路时序发作影响。那么多少算许多？看看电路的时序余量吧，这涉及到电路的时序剖析和时序规划。
总归接纳端电容负载的影响有两点：
1、使源端（驱动端）信号发作部分电压洼陷。
2、接纳端信号上升时刻延伸。
在电路规划中这两点都要考虑。
信号完好性（三）：PCB走线宽度改动发作的反射
在进行PCB布线时，常常会发作这样的状况：走线通过某一区域时，由于该区域布线空间有限，不得不运用更细的线条，通过这一区域后，线条再康复本来的宽度。走线宽度改动会引起阻抗改动，因而发作反射，对信号发作影响。那么什么状况下能够疏忽这一影响，又在什么状况下咱们有必要考虑它的影响？
有三个要素和这一影响有关：阻抗改动的巨细、信号上升时刻、窄线条上信号的时延。
首要评论阻抗改动的巨细。许多电路的规划要求反射噪声小于电压摆幅的5%（这和信号上的噪声预算有关），依据反射系数公式：
以核算出阻抗大致的改动率要求为：
你或许知道，电路板上阻抗的典型目标为+/-10%，底子原因就在这。
假如阻抗改动只发作一次，例如线宽从8mil变到6mil后，一向坚持6mil宽度这种状况，要抵达骤变处信号反射噪声不超越电压摆幅的5%这一噪声预算要求，阻抗改动有必要小于10%。这有时很难做到，以 FR4板材上微带线的状况为例，咱们核算一下。假如线宽8mil，线条和参阅平面之间的厚度为4mil，特性阻抗为46.5欧姆。线宽改动到6mil后特性阻抗变成54.2欧姆，阻抗改动率抵达了20%。反射信号的起伏必定超支。至于对信号形成多大影响，还和信号上升时刻和驱动端到反射点处信号的时延有关。但至少这是一个潜在的问题点。走运的是这时能够通过阻抗匹配端接解决问题。
假如阻抗改动发作两次，例如线宽从8mil变到6mil 后，拉出2cm后又变回8mil。那么在2cm长6mil宽线条的两个端点处都会发作反射，一次是阻抗变大，发作正反射，接着阻抗变小，发作负反射。假如两次反射间隔时刻满足短，两次反射就有或许彼此抵消，然后减小影响。假定传输信号为1V，第一次正反射有0.2V被反射，1.2V持续向前传输，第2次反射有 -0.2*1.2 = 0.24v被反射回。再假定6mil线长度极短，两次反射简直同时发作，那么总的反射电压只需0.04V，小于5%这一噪声预算要求。因而，这种反射是否影响信号，有多大影响，和阻抗改动处的时延以及信号上升时刻有关。研讨及试验标明，只需阻抗改动处的时延小于信号上升时刻的20%，反射信号就不会形成问题。假如信号上升时刻为1ns，那么阻抗改动处的时延小于0.2ns对应1.2英寸，反射就不会发作问题。也便是说，关于本例状况，6mil宽走线的长度只需小于3cm就不会有问题。
当PCB走线线宽发作改动时，要依据实践状况仔细剖析，是否形成影响。需求重视的参数由三个：阻抗改动有多大、信号上升时刻是多少、线宽改动的颈状部分有多长。依据上面的办法大致预算一下，恰当留出必定的余量。假如或许的话，尽量让减小颈状部分长度。
需求指出的是，实践的PCB加工中，参数不或许像理论中那样准确，理论能对咱们的规划供给辅导，但不能照搬照抄，不能教条，究竟这是一门实践的科学。预算出的值要依据实践状况做恰当的修订，再应用到规划中。假如感觉经验不足，那就先保存点，然后在依据制形本钱恰当调整。
信号完好性（四）：信号振铃是怎样发作的
信号的反射或许会引起振铃现象，一个典型的信号振铃如图1所示。
那么信号振铃是怎样发作的呢？
前面讲过，假如信号传输进程中感受到阻抗的改动，就会发作信号的反射。这个信号或许是驱动端宣布的信号，也或许是远端反射回来的反射信号。依据反射系数的公式，当信号感受到阻抗变小，就会发作负反射，反射的负电压会使信号发作下冲。信号在驱动端和远端负载之间屡次反射，其成果便是信号振铃。大多数芯片的输出阻抗都很低，假如输出阻抗小于PCB走线的特性阻抗，那么在没有源端端接的状况下，必定发作信号振铃。
信号振铃的进程能够用反弹图来直观的解说。假定驱动端的输出阻抗是10欧姆，PCB走线的特性阻抗为50欧姆（能够通过改动PCB走线宽度，PCB走线和内层参阅平面间介质厚度来调整），为了剖析便利，假定远端开路，即远端阻抗无穷大。驱动端传输3.3V电压信号。咱们跟着信号在这条传输线中跑一次，看看究竟发作了什么？为剖析便利，疏忽传输线寄生电容和寄生电感的影响，只考虑阻性负载。图2为反射示意图。
第1次反射：信号从芯片内部宣布，通过10欧姆输出阻抗和50欧姆 PCB特性阻抗的分压，实践加到PCB走线上的信号为A点电压3.3*50/（10+50）=2.75V。传输到远端B点，由于B点开路，阻抗无穷大，反射系数为1，即信号悉数反射，反射信号也是2.75V。此刻B点丈量电压是2.75+2.75=5.5V。
第2次反射：2.75V反射电压回到A点，阻抗由50欧姆变为10欧姆，发作负反射，A点反射电压为-1.83V，该电压抵达B点，再次发作反射，反射电压-1.83V。此刻B点丈量电压为5.5-1.83-1.83=1.84V。
第3次反射：从B点反射回的-1.83V电压抵达A点，再次发作负反射，反射电压为1.22V。该电压抵达B点再次发作正反射，反射电压1.22V。此刻B点丈量电压为1.84+1.22+1.22=4.28V。
第4次反射：。。。 。。。 。。。第5次反射：。。。 。。。 。。。
如此循环，反射电压在A点和B点之间来回反弹，而引起B点电压不稳定。调查B点电压：5.5V-》1.84V-》4.28V-》……，可见B点电压会有上下动摇，这便是信号振铃。
信号振铃底子原因是负反射引起的，其元凶巨恶仍然是阻抗改动，又是阻抗！在研讨信号完好性问题时，必定不时留意阻抗问题。
负载端信号振铃会严峻搅扰信号的承受，发作逻辑过错，有必要减小或消除，因而关于长的传输线有必要进行阻抗匹配端接。
信号完好性（五）：信号反射
信号沿传输线向前传达时，每时每刻都会感受到一个瞬态阻抗，这个阻抗或许是传输线自身的，也或许是半途或结尾其他元件的。关于信号来说，它不会区别究竟是什么，信号所感受到的只需阻抗。假如信号感受到的阻抗是稳定的，那么他就会正常向前传达，只需感受到的阻抗发作改动，不管是什么引起的（或许是半途遇到的电阻，电容，电感，过孔，PCB转角，接插件），信号都会发作反射。
那么有多少被反射回传输线的起点？衡量信号反射量的重要目标是反射系数，标明反射电压和原传输信号电压的比值。反射系数界说为：
其间：Z1为改动前的阻抗，Z2为改动后的阻抗。假定PCB线条的特性阻抗为50欧姆，传输进程中遇到一个100欧姆的贴片电阻，暂时不考虑寄生电容电感的影响，把电阻当作抱负的纯电阻，那么反射系数为：
信号有1/3被反射回源端。假如传输信号的电
压是3.3V电压，反射电压便是1.1V。
纯电阻性负载的反射是研讨反射现象的根底，阻性负载的改动无非是以下四种状况：阻抗添加有限值、减小有限值、开路（阻抗变为无穷大）、短路（阻抗忽然变为0）。
阻抗添加有限值：
反射电压上面的比方现已核算过了。这时，信号反射点处就会有两个电压成分，一部分是从源端传来的3.3V电压，另一部分是在反射电压1.1V，那么反射点处的电压为二者之和，即4.4V。
阻抗减小有限值：
仍按上面的比方，PCB线条的特性阻抗为50欧姆，假如遇到的电阻是30欧姆，则反射系数为
反射系数为负值，阐明反射电压为
此刻反射点电压为3.3V+（-0.825V）=2.475V。
开路：
开路相当于阻抗无穷大，反射系数按公式核算为1。即反射电压3.3V。反射点处电压为6.6V。可见，在这种极点状况下，反射点处电压翻倍了。
短路：
短路时阻抗为0，电压必定为0。按公式核算反射系数为-1，阐明反射电压为-3.3V，因而反射点电压为0。
核算十分简略，重要的是有必要知道，由于反射现象的存在，信号传达途径中阻抗发作改动的点，其电压不再是本来传输的电压。这种反射电压会改动信号的波形，然后或许会引起信号完好性问题。这种理性的知道对研讨信号完好性及规划电路板十分重要，有必要在头脑中建立起这个概念。
信号完好性（六）：多长的走线才是传输线
多长的走线才是传输线？
这和信号的传达速度有关，在FR4板材上铜线条中信号速度为6in/ns。简略的说，只需信号在走线上的往复时刻大于信号的上升时刻，PCB上的走线就应作为传输线来处理。
咱们看信号在一段长走线上传达时会发作什么状况。假定有一段60英寸长的PCB走线，如图1所示，回来途径是PCB板内层接近信号线的地平面，信号线和地平面间在远端开路。
图1
信号在这条走线上向前传达，传输到走线止境需求10ns，回来到源端又需求10ns，则总的往复时刻是20ns。假如把上面的信号往复途径当作一般的电流回路的话，回来途径上应该没有电流，由于在远端是开路的。但实践状况却不是这样，回来途径在信号上后开端的一段时刻有电流。
在这段走线上加一个上升时刻为1ns的信号，在开端的1ns时刻，信号还线条上只走了6英寸，不知道远端是开路仍是短路，那么信号感觉到的阻抗有多大，怎样确认？假如把信号往复途径当作一般的电流回路的话就会发作矛盾，所以，有必要按传输线处理。
实践上，在信号线条和回来地平面间存在寄生电容，如图2所示。当信号向前传达进程中，A点处电压不断不改动，关于寄生电容来说，改动的电压意味着发作电流，方向如图中虚线所示。因而信号感受到的阻抗便是电容出现出来的阻抗，寄生电容构成了电流回流的途径。信号在向前传达所通过的每一点都会感受到一个阻抗，这个阻抗是改动的电压施加到寄生电容上发作的，一般叫做传输线的瞬态阻抗。
图2
当信号抵达远端，远端的电压升至信号的终究电压后，电压不再改动。尽管寄生电容仍是存在，可是没有电压的改动，电容相当于开路，这对应的便是直流状况。
因而，这个信号途径短期的体现和长时间的体现不一样，在开始一小段时刻内，体现便是传输线。即便传输线远端开路，在信号跳变期间，传输线前段的功能也会像一个阻值有限的电阻。
信号完好性（七）：特性阻抗
当信号在传输线上传达时，信号感受到的瞬态阻抗与单位长度电容和资料的介电常数有关，可标明为：
假如PCB上线条的厚度和宽度不变，而且走线和回来平面间间隔不变，那么信号感受到的瞬态阻抗就不变，传输线是均匀的。关于均匀传输线，稳定的瞬态阻抗阐明晰传输线的特性，称为特性阻抗。
假如PCB上线条的厚度增大或许宽度添加，单位长度电容添加，特性阻抗就变小。相同，走线和回来平面间间隔减小，电容增大，特性阻抗也减小。
一个很重要的特性阻抗便是自由空间的特性阻抗，也叫自由空间的波阻抗，在EMC中十分重要。自由空间特性阻抗为
关于常见的FR4板材的PCB板上， 特性阻抗的典型结构如图所示。关于微带线，线宽W是介质厚度h的2倍。关于带状线，线条两边介质总厚度b是线宽W的两倍。
FR4板材的PCB板上， 特性阻抗传输线另一个特性是：
单位长度电容=3.3pF/in
单位长度电容=8.3nH/in
了解这些特别的特性阻抗，关于规划电路板有必定的参阅含义，能让咱们在制造电路前有个直觉的知道。
