谐波是电力体系的一大公害，消除谐波污染，把谐波含量操控在答应范围内，现已成为主管部门和用电单位的一同奋斗方针。而要消除电网中的谐波，首要就要对谐波进行精确丈量，谐波丈量作业现已越来越引起人们的重视［1］。A/D转化电路是电力体系谐波丈量中必不可少的一个重要环节，是电力体系谐波丈量体系前端的中心。
FPGA因具有强壮的逻辑操控才能、高速的运算才能、灵敏的可编程性，现已越来越多的被用于各种数字体系。在FPGA内部一般都内嵌有可装备的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模块。用FPGA模块来完结数字信号处理能够很好地处理并行和次序性的对立，直至速度问题，并且其灵敏的可装备性，使得FPGA构成的DSP体系十分易于修正，易于测验及硬件晋级。在QuartusII开发软件顶用Verilog HDL硬件描绘言语能够很简单进行逻辑电路规划，并且在FPGA中能够完结用硬件进行装备，可有用下降软件运转时刻和软件规划杂乱程度［2］。因而，FPGA十分适合在电力体系谐波丈量体系中作为中心器材。
本文中采样电路选用AD73360，在QuartusII顶用Verilog HDL硬件描绘言语完结了AD73360及VGA与FPGA的接口规划，最终经过试验验证了规划的正确性。
1 体系总体方案
体系以Altera公司的DE2开发板为渠道，体系框图如图1所示。信号收集单元中心器材为电压、电流互感器。互感器将待测高压、大电流信号线性转化为适宜的弱小电压信号，该弱小电压信号经信号调度电路放大为适宜的电压信号，经低通滤波电路滤除高于2 500 Hz的高频噪声，然后送到A/D转化单元进行A/D转化，转化后构成数字信号存储到存储器中，再送到FFT处理单元进行快速傅里叶改换，改换后得到的数据再储存到存储器中，再进行一系列相关运算，如：谐波电压含有量、谐波电流含有量、各次谐波电压含有率、各次谐波电流含有率等，最终经VGA进行显现出波形和相关数据。
2 AD73360的装备［3］
2.1 A/D电路规划
A/D电路如图2所示。A/D电路可分为以下三个部分。
（1）电源部分。AD73360有5 V和3 V两种作业形式，为了能够与FPGA完结直接衔接，选用3 V供电（FPGA接口电平为3.3 V左右），这样无需外加电平转化电路，能够简化电路规划、下降体系功耗、节省本钱。
（2）模仿输入部分。AD73360有6个通道，每个通道又分为正端VINP和负端VINN，每个通道都能够由AD73360内部操控寄存器装备为差分输入和单端输入两种办法，本规划选用单端沟通耦合输入办法。
（3）与FPGA接口部分。AD73360选用六线制串行接口，能很便利与外部电路完结接口衔接，为了完结AD73360与FPGA的衔接，就需求在FPGA中规划一个操控器，在Quartus II中规划的A/D操控器AD_controller如图3所示。
2.2 AD73360的装备
AD73360为可编程A/D转化器，每次发动体系都要对其进行装备。对AD73360的装备有两种办法，一种办法是用程序来完结，别的一种办法是使用FPGA具有很强的逻辑操控才能，用硬件完结对AD73360的装备，后者虽然会占用一些硬件资源，可是这样能够大大简化体系程序规划，节省软件运转时刻，因而本规划选用后者。体系上电或许手动复位后，AD73360被复位，在复位状况下，AD73360的八个操控字寄存器被初始化为00H，一同AD_controller也被复位到初始状况，SE被置1，然后AD73360串口进入作业状况。当复位信号变为高时，AD73360进入编程形式，该形式下，AD73360数字端接口时序如图4所示。在编程形式下，AD73360的SDOFS引脚以主时钟频率的1/2048的频率发生输出数据标志信号，当操控寄存器被正确装备后，将发生与设定采样频率同频的SDOFS标志信号，每个输出标志信号今后SDO引脚将接连输出16位随机数据，这时候的数据是随机发生的，不是有用的A/D转化数据。与此一同，在SCLK时钟的下降沿，若SDIFS标志位有用，则AD73360于下一个SCLK下降沿开端读取SDI引脚数据，并存到AD73360中的串行寄存器。
吊销复位信号后，AD_controller开端对AD73360进行装备，装备进程如图4所示。体系复位后标志信号GO被置1，经过三个SCLK时钟周期后GO被置0，此刻把第一个装备数据赋给SD，标志信号GO坚持一个SCLK时钟周期后，又被置1。当标志信号GO=0时，AD_controller进入下一状况检测SDOFS，当检测到SDOFS由1变为0时，进入写数据状况，从SD最高位开端由高到低逐位往SDI端口写数据，每个SCLK时钟周期写一位，直到写完16位数据，AD73360依据这16位数据的前8位数据针对把后8位数据写入相应AD73360的相应操控寄存器，写完16位数据后，体系把SDIFS引脚设为高阻状况，并发生一个SCLK周期的END（对END置1）信号，作为一个操控字装备完结的标志。体系检测到END标志信号后，在未对一切操控字进行有用装备的情况下，把下一个操控字赋给PDATA，并发生一个SCLK周期的GO（把GO置0）标志信号，体系检测到GO标志信号后，再检测SDOFS，在SDOFS为1的下一个SCLK开端经过SDI端口向AD73360写下一个操控字，直到8个操控字都被写入AD73360，装备完结后，AD73360进入数据形式，开端进行A/D转化。完结装备使命后AD_controller完毕装备状况，把SDI设为高阻状况，并开端接纳SDO引脚的数据，并把接纳到的串行数据转化成16位并行数据［4］。
在QuartusII开发工具中，用Verilog HDL言语完结了对AD73360的装备，并进行了功用仿真，功用仿真成果如图5所示。
3 VGA显现
VGA（Video Graphics Array）是IBM在1987年随PS/2机一同推出的一种视频传输规范，具有分辨率高、显现速率快、色彩丰厚等长处，在五颜六色显现器范畴得到了广泛的使用。跟着电子技术的开展，VGA接口出现在许多嵌入式渠道上，用于图画信息的实时显现等。Altera公司供给的DE2开发板上有一个VGA接口，极大地便利了使用VGA实时显现。
3.1 VGA显现原理及时序
通用VGA显现卡体系首要由操控电路、显现缓存区和视频BIOS程序三个部分组成。操控电路首要完结时序发生、显现缓冲区数据操作、主时钟挑选和D／A转化等功用；显现缓冲区供给显现数据缓存空间；视频BIOS作为操控程序固化在显现卡的ROM中。VGA接口为显现器供给两类信号，一类是数据信号，一类是操控信号。数据信号包含红、绿、蓝信号，简称RGB信号，操控信号包含水平同步信号和笔直同步信号。输出不同分辨率时，水平同步信号和笔直同步信号的频率也不同。
要完结VGA显现就要处理数据来历、数据存储、时序完结等问题，其间要害仍是怎么完结VGA时序。VGA的规范参阅显现时序如图6所示。行时序和帧时序都需求发生同步脉冲、显现后沿、显现时序段和显现前沿四个部分。几种常用形式的时序参数如表1所示。
本体系集成了前端收集、中心处理和后续显现功用模块，充分使用了FPGA的逻辑资源和NiosII处理器的强壮功用，较好地完结了预期方针。与同类体系比较，具有开发时刻短、程序可移植性强和本钱低一级优势。该体系作为电力体系谐波分析体系的一部分，在数据收集及预处理方面现已获得较好的作用，后期将进一步研讨依据FPGA内部逻辑结构的FFT有用算法。
