当恩智浦半导体开端运用先进的低功率芯片规划技能时，有一件事令其大吃一惊。“某些状况下，在完成阶段呈现了两倍的产能下降。”NXP公司规划与技能负责人Herve Menager表明。
从整个职业来看，这并不是一个特例。尽管EDA供货商们一向在为两种竞争性的低功率规范争斗不休，但它们好像疏忽了一个更大的问题：相似多电压规划等低功率技能如此困难，以至于规划人员需求从头考虑整个芯片的规划流程。在最近于加州Monterey举办的电子规划进程（EDP）大会上，Menager和其它芯片规划师具体探讨了这方面的应战。
EDA供货商们了解规划师所在的两难地步。“产能带来的影响是巨大的。”Cadence规划体系公司Encounter营销副总裁Eric Filseth说，“低功率技能不能单靠地图，这是架构方面的事，触及验证、完成、测验等整个规划阶段。”
大多数调查人士以为，业界现已确立了比如门控时钟和多电压阀值（multi-Vt）等一些根本的低功率规划技能，并且它们也得到了现有东西的支撑。门控时钟通过束缚时钟分配来削减动态功率，多电压阀值规划在非要害功用处运用高电压阀值单元来下降漏电流。
规划师遇到的难题在于怎样运用更先进的多电压技能。在选用多电压供电（multi-Vdd）办法时，一些模块的供电电压要低于其它模块，然后构成电压“孤岛”。这种状况在静态电压时现已十分杂乱，而当选用动态电压调整办法在作业期间改动电压值时，会变的愈加杂乱。
为了下降漏电流，一些规划选用功率选通法并通过多阀值CMOS（MTCMOS）开关封闭不在运用状况的模块。在这里，上电和断电次序的规划和验证或许会特别杂乱。
先进的技能也在不断迎头赶上。在2006年规划主动化会议上，由Sequence Design公司编撰的调查报告指出，有26%的受访者表明正在运用门控时钟，还有24%运用的是multi-Vt库（参见图1）。
图1、规划人员正在运用电压岛、电源门控和其他功率操控技巧
“多电压和电源关断等先进技能会影响到整个规划流程。”新思公司RTL归纳和低功率产品部营销总监Gal Hasson表明。
规划应战
Menager在EDP会议上指出，到现在，NXP现已测验凭借两种办法来处理动态功率问题，分别是通过门控时钟下降功耗，以及减小开关%&&&&&%。最近，该公司开端运用电压岛和频率调整办法来满意功用和功率要求。
多电压规划一般需求：电平转化器，让信号跨过电源域鸿沟；坚持寄存器，在断电时坚持状况信息；片上开关，完成加电和断电；阻隔单元，在断电时操控输出。这些技能NXP都在运用，但针对电路单元的主动完成和验证的具体目的却十分杂乱，Menager表明。
例如，电平转化器引进的地图束缚会极大进步CAD东西的杂乱性，Menager表明。尽管地图在逻辑上是正确的，但在物理方面却或许犯错，他指出。
Menager表明，当阻隔钳位二极管用于电源开关时，或许传输不必要的数据，而浮置输入端也或许发生短路。坚持寄存器或许需求缓存树对操控信号“常开”，而电源衔接不只简单犯错，并且十分耗时，他说。
Menager以为，电压岛能够运用片上开关翻开或封闭，但这样做会使电源分配和底层规划变得更为杂乱。开关需求适宜的尺度来平衡电流承载才能与面积和漏电流二者之间的联系，有必要运用静态IR压降剖析来验证这个尺度。
在SoC级，大局缓冲战略和电源散布是很杂乱的，Menager指出。
低功率规划对可测验规划（DFT）影响很大，Menager指出。在电压岛间刺进扫描链会很多添加杂乱性。
“咱们需求对后端完成具有更少破坏性的灵敏处理计划。”Menager说，“重要之处在于捕获，且在前期正确捕获电源网络的目的。”
通用功率格局（CPF）对捕获电源目的至关紧要。据Menager走漏，NXP现已运用了Si2的CPF，并发现其极具价值。但在CPF和Accellera的一致功率格局（UPF）之间的规范之争却是个令人头疼的问题。
“好消息是咱们总算从无格局发展到有格局，”Menager说，“坏消息却是，咱们一会儿从一无一切跳动到有太多挑选。”
当时钟变得杂乱
飞思卡尔半导体公司也运用多电压技能，其GSM手机的待机电流和作业电流正在以每年大约15%的速度下降，规划司理Milind Padhye表明。Padhye指出，选用多电压规划法后，规划中的未用部分其电源能够被堵截；低功用部分能够作业在较低电压下。不过，这样做也存在着本钱问题。
“对多电压规划而言时钟是一个最大的应战。”Padhye表明，“电压促进时钟移位。当时钟开端移位时，时序就会呈现紊乱。终究或许需求上百个鸿沟条件来优化时序。”
Padhye 以为，为了到达高效的电压切割，需求选用架构剖析办法，并且体系有必要通过屡次验证，包含断电进程中、断电完成后以及上电期间。“假定你创立的某个业务在断 电状况下停止，并且现在芯片也不作业了，”Padhye说，“你怎么进行调试？这就恰似对一个死者问询‘你能告诉我你是怎么逝世的吗’相同。”Padhye声称，防止1个电源缺点相当于防止10个功用性缺点。
针对坚持验证，规划人员有必要承认状况被正确保存和被正确康复，并且体系能在上电后正常作业。针对电压和频率改变，规划人员有必要验证体系功用状况、电压改变，以及改变期间和改变后的体系操作。
Padhye指出，整个流程能一直支撑低功率技能是很重要的。尽管飞思卡尔公司正在运用CPF，但终究仍是期望业界能够选用一致的功率格局，Padhye表明。
更高笼统层
TI公司科学家Mahesh Mehendale也拥护在低功率规划中选用体系级办法。他的EDP讲演总述了多规范、多格局视频处理器SoC面对的低功率规划应战。
据Mehendale走漏，TI公司在SoC级的电源办理战略包含：自习惯电压调整，可根据工艺和温度最小化电压；动态电源切换，可在不同电源方式间切换以削减漏电流；动态电压和频率缩放，可调整电压和频率来习惯功用要求；多电压域；以及静态漏电办理。
Mehendale 指出，技巧在于找到频率与公共集电极电压间的“功率最优化”作业点。较低的Vcc有助于动态和走漏功率，但假如Vcc下降可是频率坚持不变，那么门数量将 会上升，然后有悖于任何功率节约计划。假如在架构级进行挑选，优化的MHz/Vcc折衷可驱动对并行和管线机制的需求。
“功耗问题需求在一切笼统级加以处理。”Mehendale说，“其在体系和架构层的影响特别明显。”
包 括Cadence、新思和Magma在内首要的%&&&&&%完成东西供货商都表明，他们正在改进对先进的低功率规划技能的支撑。本年早些时候，Cadence在 CPF基础上推出了一款低功率规划流程。由Cadence公司开发的这一流程正在推动规范化，它在归纳、验证、方式等效性查看、DFT和物理地图方面都有 效交融了功耗认识。
现在Cadence没有供给的功用是体系级低功率规划。“这是一定要做的事，”Filseth说，“架构和体系级是取得功率节约的首要场合。”
新思公司的一切归纳优化功用（包含DFT）都具有“功率认识”，Hasson表明。为了支撑多电压规划，新思的归纳东西能够确认坚持、阻隔和电平转化单元。在物理完成方面，新思的电源网络规划东西能够履行电压下降剖析，它的地图东西能够正确放置电源开关。
Magma规划主动化公司两年前就供给了一体化的低功率规划流程，Magma公司低功率产品部产品司理Arvind Narayanan表明：“Herve Menager谈到的multi-Vdd流程在体系中是主动完成的。”
供货商们表明，多年来对低功率规划的支撑一向是EDA工业的优先考虑目标。“这并不是对现有东西的功用追加，” Filseth以为，“而是对规划流程该怎么作业的从头通盘考虑。”
