上星期五到客户处介绍DDR3信号完整性测验计划，惊奇之处是他们不只不知道DDR3总线信号完整性测验要害，并且受某些供货商的诱惑，预备购买2.5GHz的示波器来测验DDR3 1.33G总线。
商业市场上，我深信诚笃干事，结壮干事，详尽干事，一定会带来持久的生意和报答，就像咱们在华东的国防生意相同。
那么DDR总线的测验实践应该需求多少带宽的示波器（最小要求）？
由于Jedec标准没有给出最快的上升/下降时刻，下表是依据芯片的剖析和实践的状况得出的成果：
当正确挑选示波器后，咱们测验DDR3总线需求重视4点：
1. 勘探
怎么正确的勘探是测验DDR3的难点地址。
针对嵌入式体系，主张在PCB规划过程中，做可测性规划，即规划好预备测验那些信号，然后留出测验点（包含测验点邻近的接地址），测验点要尽量接近DRAM %&&&&&%管脚处，由于Jedec标准的方位是BGA焊球的方位。
别的一种办法是运用BGA探头适配器（前面文章有介绍），这是最牢靠的办法，可是加工是其难点。
针对计算机体系，主张运用BGA探头适配器加工几条DIMM供测验运用，或运用ZIF探头附件焊接几条DIMM供测验运用（这种办法，现在用的比较多）。
2.读写信号别离
DDR总线需求测验时钟、指令/地址、数据等，数据测验是难点，而要害参数是树立时刻和坚持时刻，所以需求对读写信号进行别离，别离后别离测验读和写信号的树立时刻和坚持时刻。
现在大多读写别离的办法是运用示波器捕获许多数据，然后依据树立时刻和坚持时刻的联系，从波形中心找到那些段波形是读，哪些段波形是写，然后再别离测验出读写的树立时刻和坚持时刻，以及其他参数。假如用手动量测的话，这种办法需求花费许多时刻，可是依然不能处理测验数据量不行的问题。
运用InfiniiScan是一种较好的办法，它运用画图式的图形触发别离出读和写，然后再累积成眼图，能够累积许多的数据，然后再测验树立时刻、坚持时刻和其他参数，别离办法如下图：
3. 自动化一致性测验
由于DDR3总线测验信号多，测验参数多，测验工作量非常大，假如不运用自动化的计划，按Jedec标准彻底测完要求的参数或许需求1到2周的时刻。而自动化测验软件能够协助处理测验工作量的问题，正确运用的话，能够把测验时刻从1-2周缩小到1-2天。
所以，主张运用自动化测验软件，这是进步功率的一种办法。
4. 调试
关于体系，呈现时钟问题时，许多时分与供电电源有关（约占80%以上），这时分能够运用颤动剖析软件颤动趋势图办法进行问题本源盯梢：由于颤动趋势图和其他通道信号能够一起显现在示波器的屏幕上，当发现颤动趋势图和电源信号同步变化时，根本能够确认颤动问题是来自这个电源。
