跟着计算机和数字图画处理技能的飞速发展，视频监控技能使用广泛。传统的视频监控体系都是用单一摄像头对某一固定场景进行监控，不只视频的视界规模有限，并且不能对同一个物体的不同方位进行监控。这儿提出了一种多通道视频监控体系，通过对不同视频通道安稳、牢靠地切换操控，完结监控不同场景。该体系不只弥补了传统监控视频规模有限的缺乏，并且进步了监控资源的使用率，下降了监控本钱。
1 体系硬件结构
选用DSP+FPGA的硬件结构计划，使用DSP和FPGA操控MAX4312选通所需求的视频通道，然后到达在多路视频通道间进行切换的意图。体系结构框图如图1所示。
图1 体系结构框图
1．1 操控器材的选型
依据实践需求，DSP选用ADI公司推出的Blackfin系列高功用处理器ADSP_BF561(以下简称BF561)作为算法处理和操控中心，BF561处理器包括2个独立的BF533内核，每个内核别离包括2个乘／累加器(MAC)，2个40位的ALU，4个视频ALU和1个40位移位器。Blackfin处理器选用改善的哈佛结构和分级的存储器结构。L1存储器一般以全速运转，没有或只要很少推迟。L2是另一级存储器，散布在片内或片外，对其拜访会耗费多个处理器周期。在L1级，指令存储器只寄存指令，2个数据存储器寄存数据，1个专用的暂时数据存储器存储仓库和局部变量信息。在L2级，选用一致的存储空间，能够寄存指令和数据。这儿选用L2级存储器。
FPGA选用Altera公司的EP3C40F48C对视频信号进行预处理，该芯片具有多达24 624个逻辑单元，具有高档外部存储器接口，答应将外部单数据率(SDR)SDRAM，双数据率(DDR)SDRAM和DDR FCRAM器材集成到杂乱体系规划中，而不会下降数据拜访功用，具有129个兼容的LVDS通道，每个通道数据率高达640 Mb／8，还有4个可编程锁相环和8个大局时钟线。别的EP3C40F484C的功耗较低，大局运转时总功耗为300 mW左右。
1．2 Flash的规划
依据体系规划的需求，Flash选用CMOS型的M29W640D，其空间为18 Mx16 bit。该体系中，外部数据线为D1～D15，地址线为A2～A22。衔接时需求留意，因为Flash是16 bit位宽，硬件衔接上需求地址错位，即DSP的A2对应Flash的A1，DSP的A3对应Flash的A2，顺次类推。在软件编程上，任何对Flash的操作，如擦除、写入，均要先对特定地址写入必定数量固定的操控指令字，即报到指令，这样保证在通电和断电时，不会对存储器误操作。
1．3 SDRAM的规划
该体系所选用的外部数据存储器是大容量SDRAM MT48LC16M16，其容量是4 Bankx8 Mx16 bit。依据该体系规划的实践要求，SDRAM在体系运转时存储实时图画数据、基准数据以及程序代码。因为Flash的存取速度比较慢，在Flash里，在体系初始化时应预先将存储在其间的基准数据及程序代码搬到更快的存储器里边，以便DSP不受存储器读取时刻的限制，充分发挥其高速功用。
1．4 视频收集模块规划
因为视频通道的切换时刻十分短，这就需求切换操控模块对视频信号有一个十分精确的判别，以便及时发送切换指令，因而需求挑选一款高速的转换器。别的因为本体系的电源为5 V供电，因而需求挑选一款低功耗的器材。因而挑选AD9203作为模拟信号的数字量化器材。
AD9203是ADI公司出品的一款单通道、低电压的高速A／D转换器，采样速率可达40 Ms／s。其精度安稳牢靠，在全采样带宽规模内，一直根本保持着10位的精度；在40 Ms／s的采样速率下，ENOB(有用位数)依然到达9．55位，差分非线性度±0．25 LSB，信噪比和失真度保持在59 dB左右。AD9203的作业电压比较灵敏，答应住2．7～3．6 V规模内变化，特别适合于便携式设备在低电压下的高速操作。在3 V的供电下，40 Ms／s全速作业时，功耗只要74 mW；在5 Ms／s时，功耗将会降到17 mW，在待机方式下，功耗只要0．65 mW。关于输入信号的峰峰值，一般设置为1 Vp-p或许2 Vp-p。别的，AD9203答应外部电压参阅，能够依据规划需求，在1～2 V间灵敏地设置输入信号的峰峰值。图2是AD9203的电路使用原理图。
图2 AD9203的电路使用原理图
2 操控模块规划
整个体系的作业流程为，在不同的监控点上设备多个摄像头进行图画监控，多路图画视频信号通过MAX4312，每一时刻选通其间一路视频信号输入。该视频信号通过AD8013AR处理后从图画监控器输出数字图画信号，一起从行场别离芯片EL4583C输出相应的行(VIDEO_Hs)、场(VIDEO_Vs)信号，从AD9203输出图画后肩信号(AD_BRST)和视频量化信号。然后将行(VIDEO_Hs)、场(VIDEO_Vs)信号送进DSP，将后肩信号(AD_BRST)和视频量化信号送进FPGA。FPGA使用这些信号对图画进行预处理，然后将处理后的图画通过PPI口送给DSP中进行算法处理。最终由DSP发送视频通道切换指令完结不同通道之间的切换，并且将最终处理成果送给报警和状况指示设备，完结监控告警功用。软件操控流程如图3所示。
图3 软件操控流程
2．1 FPGA模块功舵买现
FPGA操控部分用于对视频信号进行预处理并且等候DSP发送切换指令。其根本思路为：当某一路视频信号通过AD9203之后，输出的视频量化信号被送进FPGA做预处理，然后被送入DSP进行算法处理，一起FPGA等候DSP依据场信号发送的视频通道切换指令。
在试验进程中发现，DSP对图画的查找是以行信号的上升沿(或许下降沿)为触发的，因而需求行信号有一个安稳的上升沿(或许下降沿)。因为信号在别离传输的进程中可能会发生颤动，导致信号的上升沿(或许下降沿)不安稳，然后影响DSP对视频信号的判别。若依然以这个不安稳的行信号(VIDEO_Hs)作为DSP查找图画的标志，则其接纳的图画将会在相邻两行呈现错位的现象，用肉眼看到的图画漂移现象。图4中(a)图画是以VIDEO_Hs信号为标志接纳的图画。这就需求FPGA对行(VIDEO_Hs)信号做去颤动处理，可是FPGA接纳到的信号只要EL4583别离出来的行信号，无法分辩信号上升沿(或许下降沿)的详细位置。因而FPGA依据需求发生1个行标志信号(H_flag)，来替代不安稳的行信号(VIDEO_Hs)，然后将行标志信号(H_flag)和场信号(VIDEO_Vs)送给DSP，以便对视频信号做出精确判别。图4中(b)图画是以H_flag信号为标志接纳的图画。
图4 以不同标志接纳图画的比较
2．2 PPI口的设置
FPGA和DSP之间的数据通讯是通过PPI口完结的。PPI(并行外部接口)是半双工方式，具有双向端口，最大可进行16位数据的输入输出。 PPI有5个存储器来操控其操作。其间PPI操控寄存器(PPI_CONTROL)设置了PPI口的操作方式、操控信号极性以及端口的带宽。在本规划中，设置PPI_CONTROL为0x00EC，将PPI的作业方式设置为ITU_656方式，端口的宽度设置为8位，并且仅仅为接纳数据的方式。因为每个在DMA总线上的PPI_CLK_initiated事情(即输入或输出操作)都处理16为实体，也便是说假如传输的数据不是16位，则把数据的高位补0凑成16为数据。这种情况下，更有用的方法是把数据打包，即把2个FPGA传输的8位数据组成1个16位的数据，再进行传输，这样有用地使用了资源，进步了传输功率。
2．3 DSP操控功用完结
DSP操控功用的完结进程，首要设置DSP的PF此脚，以便判别PF引脚上的中止信号。界说FPGA与DSP的中止信号的通讯是通过PF6和PF7传送的，然后对DMA(直接存储器拜访)进行设置，在对视频信号进行处理时，别离处理奇偶场信号，也便是在某一时刻只处理信号的奇数场或许偶数场，以便进步信号的处理速度。这就需求把视频信号的奇偶场别离存储，在设置DMA时，将奇偶场信号数据存储在不同的地址下面。
当DSP通过PF引脚接纳到FPGA发送的信号时开端完结其操控功用，详细操控切换的进程为：DSP在接纳到PPI口传输的第一个VIDEO_Vs信号时，通过场计数器(VsCount)开端对视频信号进行计数，然后读取VsCount的数值，当VsCount的计数到达切换要求时，DSP将发送一个切换指令给FPGA，即在某一地址下面写一个数值，让FPGA通过DSP_A和DSP_D读取指令完结视频通道的切换。因为在视频通道切换的前后，两个通道的场信号可能会呈现不同步的现象，所以在通道切换后的第2场开端查找图画，图5别离是DSP从第1场和第2场开端接纳图画的成果。
图5从不同场开端接纳图画的比较
3 体系测验成果
试验对24路视频信号进行切换，并且设定每一路视频信号的切换时刻为6场，也便是每通过6场信号的时刻就对视频通道进行一次切换。不同视频通道之间切换时的安稳时刻也不会超越一场，也便是说，两通道之间在切换之后在一场之内就能够安稳。试验成果表明，该体系能够安稳、牢靠地完结多视频通道之间的切换，能够在一套监控设备上增加多个摄像头对不同的场景进行实时监控，这样不只要效处理了传统监控体系监督方针单一的缺陷，并且进步了监控功率，下降了监控本钱。
4 结束语
首要简略介绍了整个体系硬件架构和芯片的功用，描绘了整个体系的作业流程，然后侧重论述了DSP和FPGA对多视频通道的操控与选通。FPGA整个规划程序是在QuartusⅡ平台上用Verilog硬件描绘言语编写，DSP程序在VisualDSP++编译成功，二者都通过屡次调试验证。该体系规划已成功使用于多场景监控告警体系中，精确、牢靠地切换不同视频通道。
