0 导言
TI 公司推出的DM6446 芯片在视频处理范畴被广泛的运用，其根据ARM+DSP 双核架构，一起具有了通用处理器（GPP）和专用数字处理器（DSP）的功用。它的视频处理子体系（VPSS）一起包含了视频收集的接口– 视频处理前端（VPFE），以及视频显现的接口–视频处理后端（VPBE），这也是其可以在视频处理范畴锋芒毕露的重要组成部分。DM6446可以一起支撑规范时序PAL/NSTC制式的数字和模仿视频输出，也支撑非规范模仿VGA显现接口，但这形式的视频输出的分辨率都较低，不适用于需求大分辨率显现的场合。
要让其支撑高清显现，就有必要经过编程装备，完成高清显现所需的时序操控信号。DM6446 支撑并行的24位RGB888视频数据输出，经过外部芯片编码转化后送给显现器显现。这儿选用的编码芯片是TFP410，它接纳并行的图画数据以及同步操控信号，经过编码转化后，依照DVI规范传输给显现器进行显现［5］。
文中第1 部分介绍了高清数字视频接口规划的全体结构；第2部分介绍了TFP410的装备和运用办法；第3部分介绍了完成高清数字显现所需的VENC的参数装备办法，一起结合OSD 窗口装备给出了实践的高清数字视频显现成果。
在方针板上，720P（1 280×720@60 Hz）、1 080P（1 920×1 080@60 Hz）以及WUXGA（1 920×1 200@60 Hz）分辨率的数字视频显现都可以安稳运转，阐明这儿提出的高清数字视频显现接口规划方案是正确、可行的，对根据DM6446高清数字视频显现运用具有实践意义。
1 高清数字视频显现接口全体结构
整个DVI 高清数字视频显现接口的结构如图1 所示，首要可分为DM6446 的VPSS 接口部分以及DVI 驱动器TFP410接口两部分。
VPFE从外部收集到视频数据后存储于DDR2中的指定方位，VPBE 中的在屏显现模块（OSD）也在DDR2中有对应的缓冲区，这些模块与DDR2之间的数据传输都有专门的读写逻辑操控，以确保数据的传输带宽满意体系要求。关于高清显现的支撑，首要是对VPBE中的视频编码模块（VENC）的时序操控部分的正确装备，包含VENC时钟、OSD时钟和输出给TFP410的像素时钟，以及视频的行同步、场同步信号等，这些在后面会有详细介绍。
TFP410 首要起到视频数据编码的效果，将前面由VENC 输出的图画数据以及同步操控信号经编码后用差分串行的办法（T.M.D.S）传输给显现器，这可以确保数据在传输过程中的抗干扰才能。一起，TFP410 包含有一个I2C 接口，使得DSP 可以经过它装备DVI驱动器的作业形式。在体系上电后，TFP410 可以检测到显现器是否衔接，这样DSP便可以经过查看相应的状况位来决议是否发送视频数据。
2 TFP410 的作业形式装备
TFP410 支撑的最高像素时钟为165 MHz，可以满意高清数字视频显现的需求，其总共有两种装备办法：
引脚直接装备法和I2C装备法。选用引脚直接装备的办法，上电后芯片可以直接作业在既定形式下，可是功用比较单一，作业形式不行灵敏。选用I2C装备的办法，便可以根据需求调整芯片的作业形式，包含数据收集的时钟沿、数据位宽、数据收集延时等。经过读取TFP410中的相关状况寄存器，DSP端的运用程序还可以取得图画传输的相关信息，包含水平、笔直大局分辨率，以及显现器是否衔接等。
TFP410的I2C 可拜访寄存器共有256个，其间绝大多数是保存运用的，在实践运用中，需求操作的寄存器更是少量。在这儿，只需装备寄存器CTL_1_MODE、 CTL_2_MODE、CTL_3_MODE 即可，其他的都可以依照默许装备，一般情况下无需改动。设置CTL_1_MODE.
PD#=1 使芯片从节电形式康复到一般形式；设置CTL_1_MODE.HEN=1、CCTL_1_MODE.VEN=1使能行、场同步信号输入，设置 CCTL_1_MODE.TDIS=0 使能芯片T.M.D.S 电路输出。CTL_2_MODE首要用于主机检测显现器状况，而CTL_3_MODE 则首要担任数据收集过程中的时延操控。对TFP410 的根本装备流程如图2所示。
在图2 中，仅仅是列出了有必要装备的寄存器，其他寄存器可以不必修正，一般不影响运用。装备CTL_1_MODE=0×37，使器材作业形式为：24 位数据宽度、单端像素时钟（VCLK）输入、在VCLK 上升沿采样输入数据。装备好TFP410后，DM6446只需依照高清数字视频的规范时序输出相应的图画数据和同步操控信息，就可以将OSD 上的内容经过DVI 接口显现到LCD 显现器上。
3 VENC及OSD装备
3.1 VENC装备
当VENC作业在规范形式（Standard Mode）下时，只可以输出规范的PAL/NTSC同步时序，在此形式下输出的画面分辨率最大只要720×576，这在许多场合现已不能满意运用需求。其实VENC 自身可以支撑的画面分辨率远不止于此，仅仅若要输出大分辨率的画面，就有必要自己编程发生视频同步操控时序，也即让VENC作业于非规范形式（Non- standard Mode）［6-8］。
VENC首要由3大块组成：模仿视频编码模块（数模转化DACs）、数字视频输出模块（数字LCD 操控器）以及时序发生器（Timing Generator）。其间，模仿视频编码模块只能作业于规范形式下，因而，在装备输出非规范形式下的数字画面时，应该禁用DAC.关于数字LCD 操控器部分的编程，首要是设置输出图画数据的格局（并行24 位RGB888）以及装备输出LCD_OE（数据输出使能）指示信号。而对时序发生器的编程装备，则是输出高分辨率数字画面的关键所在，整个VPSS的时钟散布操控结构如图3所示。
