MAX195是16位逐次迫临方法的ADC。它将高精度、高速度、低电源功耗(耗费电流仅10μA)的封闭方法等功用结合在一起。内部校准电路对线性度与偏置差错进行校对，所以无需外部调整便可到达悉数额外的功用指标。电容性的DAC结构使之具有特有的85kbps盯梢/坚持功用，改换时刻仅需9.4μs。三态串行数据输出及引脚可选的单极性(0～VREF)或双极性(-VREF～+VREF)的输入规模使之可广泛应用于便携式外表、医用信号收集及多传感器丈量等体系中。
1 MAX195引脚及阐明
MAX195有16个引脚，其摆放如图1所示。
2 MAX195转化原理及时序
MAX195片内含有%&&&&&%性的数字模仿改换器(DAC)，可对模仿输入进行特有的盯梢和坚持，再由逐次迫临寄存器和比较器，在改换时钟CLK的操控下，把模仿输入改换成16位数字代码，通过片内的串行接口输出。芯片内的接口和操控逻辑易与大多数微处理器相连，削减了对外部元件的需求。
其改换及数据输出的时序如图2所示。
由时序能够看出，在前次改换完毕至少通过三个或三个以上时钟周期后，改换在有用后的CLK时钟下降沿开端(MAX195对信号的盯梢/坚持、收集需4个CLK周期)。一起，鄙人一个时钟下降沿变高，待通过9.4μs(CLK为1.7MHz)改换完毕后，由高变低，给出改换完毕信号，可送去中止或被查询。改换完毕由三态串行口DOUT端输出。在改换期间由CLK操控读出数据，也可在两次改换之间由SCLK串行时钟守时读出数据，最高速率可达5Mbps。图2中所示状况为后者，在坚持低电平后，在每个SCLK的下降沿，DOUT端按MSB在前的次第输出一位数据，不然，DOUT处于高阻态。
3 MAX195的校准
MAX195在上电时主动进行校准。为了削减噪声的影响，每一个校准实验进行屡次并对其成果求平均值。在时钟频率1.7MHz下，校准大约需14000个时钟周期或8.2ms。除了上电校准之外，把拉至低电平将使MAX195暂停作业，使再次回到高电平便发动一次新的校准。
注：只要在上电推迟期间，电源没有安稳就开端上电校准或电源电压、环境温度及时钟频率产生明显变化时，才主张从头加以校准。
软件校准参阅子程序如下：
4 AT89C51与MAX195的接口规划
图3为AT89C51与MAX195接口的硬件电路图。
图中AT89C51的ALE端输出信号(等于1/6晶振频率fosc=6MHz)作为CLK改换时钟。P1.5作为MAX195的发动操控端。端悬空表明模仿信号可双极性输入，也可依据需求接+5V———单极性输入;接地———封闭方法。
依据图3，给出A/D采样程序如下：
注：采样成果保存在R2、R33中。
