所谓退耦，既避免前后电路网络电流巨细改变时，在供电电路中所构成的电流激动对网络的正常作业发生影响。换言之，退耦电路能够有用的消除电路网络之间的寄生耦合。
用在退耦电路中的电容称为退耦电容也叫去耦电容，退耦电容并接于电路正负极之间，可避免电路经过电源构成的正反馈通路而引起的寄生振荡。所谓退耦，即避免前后电路电流巨细改变时，在供电电路中所构成的电流动摇对电路的正常作业发生影响，换言之，退耦电路能够有用地消除电路之间的寄生耦合。
退耦滤波电容的取值一般为47~200μF，退耦压差越大时，电容的取值应越大。所谓退耦压差指前后电路网络作业电压之差。
什么是退耦？
退耦（Decouple），最早用于多级电路中，为确保前后级间传递信号而不相互影响各级静态作业点的而采纳的办法。在电源中退耦表明，当芯片内部进行开关动作或输出发生改变时，需求瞬时从电源线上抽取较大电流，该瞬时的大电流或许导致电源线上电压的下降，然后引起对自身和其他器材的搅扰。
为了削减这种搅扰，需求在芯片邻近设置一个储电的“小水池”以供给这种瞬时的大电流才能。 在电源电路中，旁路和退耦都是为了削减电源噪声。旁路首要是为了削减电源上的噪声对器材自身的搅扰（自我维护）；退耦是为了削减器材发生的噪声对电源的搅扰（家丑不外扬）。
有人说退耦是针对低频、旁路是针对高频，我以为这样说是不精确的，高速芯片内部开关操作或许高达上GHz，由此引起对电源线的搅扰显着现已不属于低频的规模，为此意图的退耦电容相同需求有很好的高频特性。本文以下评论中并不故意区别退耦和旁路，以为都是为了滤除噪声，而不论该噪声的来历。
简略阐明晰旁路和退耦之后，咱们来看看芯片作业时是怎样在电源线上发生搅扰的。咱们树立一个简略的IO Buffer模型，输出选用图腾柱IO驱动电路，由两个互补MOS管组成的输出级驱动一个带有串联源端匹配电阻的传输线（传输线阻抗为Z0）。
为了做成纯文档的格局，尽量选用文字阐明，不不选用图片，这样给了解带来必定的困难，看官们见笑了。设电源引脚和地引脚的封装电感和引线电感之和分别为： Lv和Lg。两个互补的MOS管（接地的NMOS和接电源的PMOS）简略作为开关运用。
假定初始时刻传输线上各点的电压和电流均为零，在某一时刻器材将驱动传输线为高电平，这时分器材就需求从电源管脚吸收电流。在时刻T1，使PMOS管导通，电流从 PCB板上的VCC流入，流经封装电感Lv，跨过PMOS管，串联终端电阻，然后流入传输线，输出电流起伏为VCC/（2&TImes;Z0）。
电流在传输线网络上继续一个完好的回来（Round-Trip）时刻，在时刻T2完毕。之后整个传输线处于电荷充溢状况，不需求额定流入电流来坚持。当电流瞬间涌过封装电感 Lv时，将在芯片内部的电源供给点发生电压被拉低的扰动。该扰动在电源中被称之为同步开关噪声（SSN，Simultaneous Switching Noise；SSO，Simultaneous Switching Output Noise）或Delta I噪声。
在时刻T3，封闭PMOS管，这一动作不会导致脉冲噪声的发生，由于在此之前PMOS管一向处于翻开状况且没有电流流过的。一起翻开NMOS管，这时传输线、地平面、封装电感Lg以及NMOS管构成一回路，有瞬间电流流过开关B，这样在芯片内部的地结点处发生参阅电平点被举高的扰动。该扰动在电源体系中被称之为地弹噪声（Ground Bounce，我个人读着地tan）。
实践电源体系中存在芯片引脚、PCB走线、电源层、底层等任何互连线都存在必定电感值，因而上面就IC级剖析的SSN和地弹噪声在进行Board Level剖析时，以相同的办法存在，而不仅仅局限于芯片内部。就整个电源散布体系来说（Power Distribute System）来说，这便是所谓的电源电压陷落噪声。
由于芯片输出的开关操作以及芯片内部的操作，需求瞬时的从电源抽取较大的电流，而电源特性来说不能快速响应该电流改变，高速开关电源开关频率也仅有MHz量级。为了确保芯片邻近电源线上的电压不至于由于SSN和地弹噪声下降超越器材手册规则的容限，这就需求在芯片邻近为高速电流需求供给一个储能电容，这便是咱们所要的退耦电容。
假如电容是抱负的电容，选用越大的电容当然越好了，由于越大电容越大，瞬时供给电量的才能越强，由此引起的电源轨迹陷落的值越低，电压值越安稳。可是，实践的电容并不是抱负器材，由于材料、封装等方面的影响，具有有电感、电阻等附加特性；特别是在高频环境中更体现的更像电感的电气特性。咱们都知道实践电容的模型简略的以电容、电阻和电感树立。除电容的容量C以外，还包含以下寄生参数：
1、等效串联电阻ESR（Resr）：电容器的等效串联电阻是由电容器的引脚电阻与电容器两个极板的等效电阻相串联构成的。当有大的沟通电流经过电容器，Resr使电容器耗费能量（然后发生损耗），由此电容中常用用损耗因子表明该参数。
2、等效串联电感ESL（Lesl）：电容器的等效串联电感是由电容器的引脚电感与电容器两个极板的等效电感串联构成的。
3、等效并联电阻EPR Rp ：便是咱们一般所说的电容器走漏电阻，在沟通耦合运用、存储运用（例如模仿积分器和采样坚持器）以及当电容器用于高阻抗电路时，Rp是一项重要参数，抱负电容器中的电荷应该只随外部电流改变。但是实践电容器中的Rp使电荷以RC时刻常数决议的速度缓慢泄放。 仍是两个参数RDA、CDA 也是电容的散布参数，但在实践的应该中影响比较小，这就省了吧。所以电容重要散布参数的有三个：ESR、ESL、EPR。其间最重要的是ESR、 ESL，实践在剖析电容模型的时分一般只用RLC简化模型，即剖析电容的C、ESR、ESL。由于寄生参数的影响，特别是ESL的影响，实践电容的频率特性体现出阻抗和频率成“V”字形的曲线，低频时随频率的升高，电容阻抗下降；当到最低点时，电容阻抗等于ESR；之后随频率的升高，阻抗添加，体现出电感特性（归功于ESL）。因而对电容的挑选需求考虑的不仅仅是容值，还需求归纳考虑其他要素。包含： 1、电容容值；2、电介质材料；3、电容的几许尺度和放置方位。
一切考虑的起点都是为了下降电源地之间的感抗（满意电源最大容抗的条件下），在有瞬时大电流流过电源体系时，不至于发生大的噪声搅扰芯片的电源地引脚。选用常见的有两种办法核算所需的电容： 简略办法：由输出驱动的改变核算所需退耦电容的巨细；
杂乱办法：由电源体系所答应的最大的感抗核算退耦电容的巨细。
咱们假定一个模型，在一个Vcc＝3.3V的SRAM体系中，有36根输出数据线，单根数据线的负载为Cload＝30pF（适当的大了），输出驱动需求在Tr＝2ns（上升时刻）内将负载从0V驱动到3.3V，该芯片材料里规则的电源电压要求是3.3V＋0.3V/-0.165V。
能够看出在SRAM的输出一起从0V上升到3.3V时，从电源体系抽取的电流最大，咱们挑选此刻核算所需的退耦电容量。咱们选用第一种核算办法进行核算，单根数据线所需求的电流巨细为： I＝Cload&TImes;（dV/dt）＝30pF&TImes;（3V/2ns）=45mA;
36根数据线一起翻转时的电流巨细为Itot＝45mA&TImes;36＝1.62A。芯片答应的供电电压降为0.165V，假定咱们答应该芯片在电源线上由于SSN引进的噪声为50mV，那么所需求的电容退耦电容为： C＝I×（dt/dV）＝1.62A×（2ns/50mV）=64nF；
从规范容值表中选用两个34nF的电容进行并联以完结该值，正如上面说到的退耦电容的挑选在实践中并不是越大越好，由于越大的电容具有更大的封装，而更大的封装或许引进更大的ESL，ESL的存在会引起在IC引脚处的电压颤动（Glitching），这个能够经过V＝L×（di/dt）公式来阐明，常见贴片电容的L大约是1.5nH，那么V＝1.5nH×（1.62A/2ns）=1.2V，考虑整个Bypass回路的等效电感之后，实践电路中glitch 会小于该值。经过前人做的一些仿真的和经历的数据来看，退耦电容上的Glitch与一起驱动的总线数量有很大联系。
由于ESL在高频时觉得了电源线上的电流供给才能，咱们选用第二种办法再次核算所需的退耦电容量。这中办法是从Board Level考虑单板，即从Bypass Loop的总的感抗视点进行电容的核算和挑选，因而更具有现实意义，当然需求考虑的要素也就越多，实践问题的处理总是这样，需求一些折中，需求一点退让。
相同运用上面的假定，电源体系的总的感抗最大： Xmax＝（dV/dI）＝0.05/1.62=31m欧；
在此，需求阐明咱们引进的去耦电容是为了去除比电源的去耦电容没有滤除的更高频率的噪声，例如在电路板级参数中串联电感约为Lserial＝5nH，那么电源的退耦频率：
Fbypass＝Xmax/（2pi×Lserial）＝982KHz，这便是电源自身的滤波频率，当频率高于此频率时，电源电路的退耦电路不起作用，需求引进芯片的退耦电容进行滤波。别的引进别的一个参数——转折点频率Fknee，该频率决议了数字电路中首要的能量散布，高于该频率的重量以为对数字电路的上升沿和下降沿改变没有奉献。在High-Speed Digital Design:A Hand Book of Black Magic这本书的第一章就具体的评论了该问题，在此不进行具体阐明。仅仅引进其间推倒的公式： Fknee＝（1/2×Tr）＝250MHz，其间Tr＝2ns；
可见Fknee远远大于Fbypass，5nH的串联电感肯定是不行了。那么核算： Ltot＝Xmax/（2pi×Fknee）＝（Xmax×Tr/pi）=19.7pH;
如前面说到的常见的贴片电容的串联电感在1.5nH左右，所需求的电容个数是：
N＝（Lserial/Ltot）=76个，别的当频率降到Fbypass的时分，也应该满意板级容抗需求即： Carray=（1/（2pi×Fbypass×Xmax））＝5.23uF； Celement=Carray/N=69nF;
哇噻，真不是一个小数目啊，这么多啊！假如单板上还有其他器材一起动作，那么需求更多的电容呢！假如布不下，只能挑选其他具有更小电感值的电容了。
电容挑选上都选用的MLCC的电容进行退耦，常见的MLCC的电容由于介质的不同能够进行不同的分类，能够分红NPO的第一类介质，X7R和Z5V等的第二、三类介质。EIA对第二、三类介质运用三个字母，依照电容值和温度之间联系具体分类为： 第一个数字表明下限类别温度： X：－55度；Y：－30度；Z：＋10度 第二个数字表明上限温度：
4：＋65度；5：＋85度；6：105度；7：125度；8：150度； 第三个数字表明25度容量差错：
P：＋10％/-10％；R：＋15％/-15％；S：＋22％/-22％； T：＋22％/-33％；U：＋22％/-56％；V：＋22％/-82％
例如咱们常见的Z5V，表明作业温度是10度～85度，标称容量误差＋22％/-82％，就这玩意儿咱们还大用特用啊。
介质性能好的电容容量做不大，容量大的介质常量欠好，日子啊，你怎样总是这么对立啊！特别重要的一点是MLCC电容供给的电容值都是指静电容量，表明电容在很低的电压下测验得到的电容量，当电容的两头的直流电压在不超越电容耐压下加大时电容量将急剧下降，例如在某耐压16V 的MLCC电容的测验数据中有：
0V－－》100%，8V——》86%，12V——》68%，16V——55％。
