ISD4004系列单片语音录放电路
一、 简述
●单片8至16分钟语音录放
●内置微操控器串行通讯接口
●3V单电源作业
●多段信息处理
●作业电流25-30mA,坚持电流1μA
●不耗电信息保存100年(典型值)
●高质量、天然的语音复原技能
●10万次录音周期(典型值)
●自动态噪功用
●片内免调整时钟,可选用外部时钟
ISD4004系列作业电压3V,单片录放时刻8至16分钟,音质好,适用于移动电话及其他便携式电子产品中。芯片选用CMOS技能,内含振荡器、防混杂滤波器、滑润滤波器、音频放大器、自动态噪及高密度多电平闪耀存贮陈设。芯片规划是根据一切操作有必要由微操控器操控,操作指令可经过串行通讯接口(SPI或Microwire)送入。芯片选用多电平直接模仿量存储技能, 每个采样值直接存贮在片内闪耀存贮器中,因而能够十分实在、天然地再现语音、音乐、音谐和作用声,避免了一般固体录音电路因量化和紧缩形成的量化噪声和”金属声”。采样频率可为 4.0,5.3,6.4,8.0kHz,频率越低,录放时刻越长,而音质则有所下降,片内信息存于闪耀存贮器中,可在断电情况下保存100年(典型值),重复录音10万次。
二、引脚描绘
电源:(VCCA,VCCD) 为使噪声最小,芯片的模仿和数字电路运用不同的电源总线,而且别离引到外封装的不同管脚上,模仿和数字电源端最好别离走线,尽可能在接近供电端处相连,而去耦电容应尽量接近器材。
地线:(VSSA,VSSD) 芯片内部的模仿和数字电路也运用不同的地线。
同相模仿输入(ANA IN+) 这是录音信号的同相输入端。输入放大器可用单端或差分驱动。单端输入时,信号由耦合电容输入,最大起伏为峰峰值32mV,耦合电容和本端的3KΩ电阻输入阻抗决议了芯片频带的低端截止频率。差分驱动时,信号最大起伏为峰峰值16mV,为ISD33000系列相同。
反相模仿输入(ANA IN-) 差分驱动时,这是录音信号的反相输入端。信号经过耦合电容输入,最大起伏为峰峰值16mV
音频输出(AUD OUT) 供给音频输出,可驱动5KΩ的负载。
片选(SS) 此端为低,即向该ISD4004芯片发送指令,两条指令之间为高电平。
串行输入(MOSI) 此端为串行输入端,主操控器应在串行时钟上升沿之前半个周期将数据放到本端,供ISD输入。
串行输出(MISO) ISD的串行输出端。ISD未选中时,本端呈高阻态。
串行时钟(SCLK) ISD的时钟输入端,由主操控器发生,用于同步MOSI和MISO的数据传输。数据在SCLK上升沿锁存到ISD,鄙人降沿移出ISD。
中止(/INT) 本端为漏极开路输出。ISD在任何操作(包含快进)中检测到EOM或OVF时,本端变低并坚持。中止状况鄙人一个SPI周期开端时铲除。中止状况也可用RINT指令读取。OVF标志—-指示ISD的录、放操作已抵达存储器的未尾。EOM标志—-只在放音中检测到内部的EOM标志时,此状况位才置1。
行地址时钟(RAC) 漏极开路输出。每个RAC周期表明ISD存储器的操作进行了一行(ISD4004系列中的存贮器共2400行)。该信号175ms坚持高电平,低电平为25ms。快进形式下,RAC的218.75μs是高电平,31.25μs为低电平。该端可用于存储办理技能。
25ms
外部时钟(XCLK) 本端内部有下拉元件。芯片内部的采样时钟在出厂前已调校,差错在 +1%内。商业级芯片在整个温度和电压范围内, 频率改动在+2.25%内。工业级芯片在整个温度和电压范围内,频率改动在-6/+4%内,此刻主张运用稳压电源。若要求更高精度,可从本端输入外部时钟(如前表所列)。因为内部的防混杂及滑润滤波器已设定,故上述引荐的时钟频率不该改动。输入时钟的占空比无关紧要,因内部首要进行了分频。在不过接地时钟时,此端有必要接地。
自动态噪(AMCAP) 当录音信号电平下降到内部设定的某一阈值以下时,自动态噪功用使信号虚弱,这样有助于养活无信号(静音)时的噪声。一般本端对地接1mF的电容,构成内部信号电平峰值检测电路的一部分。检出的峰值电平与内部设定的阈值作比较,决议自动态噪功用的翻转点。大信号时,自动态噪电路不衰减,静音时衰减6dB。1mF的电容也影响自动态噪电路对信号起伏的响应速度。本端接VCCA则制止自动态噪。
三、SPI(串行外设接口)
ISD4004作业于SPI串行接口。SPI协议是一个同步串行数据传输协议,协议假定微操控器的SPI移位存放器在SCLK的下降沿动作,因而对ISD4004而言,在时钟止升沿锁存MOSI引脚的数据,鄙人降沿将数据送至MISO引脚。协议的具体内容为:
1.一切串行数据传输开端于SS下降沿。
2.SS在传输期间有必要坚持为低电平,在两条指令之间则坚持为高电平。
3.数据在时钟上升沿移入,鄙人降沿移出。
4.SS变低,输入指令和地址后,ISD才干开端录放操作。
5.指令格局是(8位操控码)加(16位地址码)。
6.ISD的任何操作(含快进)假如遇到EOM或OVF,则发生一个中止,该中止状况鄙人一个SPI周期开端时被铲除。
7.运用”读”指令使中止状况位移出ISD的MISO引脚时,操控及地址数据也应同步从MOSI端移入。因而要留意移入的数据是否与器材当时进行的操作兼容。当然,也答应在一个SPI周期里,一起履行读状况和开端新的操作(即新移入的数据与器材当时的操作能够不兼容)。
8.一切操作在运转位(RUN)置1时开端,置0时完毕。
9.一切指令都在SS端上升沿开端履行。
(一)信息快进
用户不用知道信息的切当地址,就能快进越过一条信息。信息快进只用于放音形式。放音速度是正常的1600倍,遇到EOM后中止,然后内部地址计数器加1,指向下条信息的开端处。
(二)上电次序
器材延时TPUD(8kHz采样时,约为25毫秒)后才干开端操作。因而,用户发完上电指令后,有必要等候TPUD,才干宣布一条操作指令。
例如,从00从处发音,应遵从如下时序:
1. 发POWERUP指令;
2. 等候TPUD(上电延时);
3. 发地址值为00的SETPLAY指令;
4. 发PLAY指令。
器材会从此00地址开端放音,当呈现EOM时,当即中止,中止放音。
假如从00处录音,则按以下时序:
1. 发POWER UP指令;
2. 等候TPUD(上电延时);
3. 发POWER UP指令
4. 等候2倍TPUD;
5. 发地址值为00的SETREC指令;
6. 发REC指令。
器材便从00地址开端录音,一直到呈现OVF(存贮器结尾)时,录音中止。
指令表
指令 |
8位操控码<16位地址> |
操作摘要 |
POWERUP |
00100XXX<XXXXXXXXXXXXXXXX> |
上电:等候TPUD后器材能够作业 |
SET PLAY |
11100XXX< A15-A0> |
从指定地址开端放音。有必要后跟PLAY指令使放音持续 |
PLAY |
11110XXX< XXXXXXXXXXXXXXXX > |
从当时地址开端放音(直至EOM或OVF) |
SET REC |
10100XXX<A15 -A0> |
从指定地址开端录音。有必要后跟REC指令录音持续 |
REC |
10110XXX< XXXXXXXXXXXXXXXX > |
从当时地址开端录音(直至OVF或中止) |
SET MC |
11101XXX<A15 -A0> |
从指定地址开端快进。有必要后跟MC指令快进持续 |
MC |
11111XXX< XXXXXXXXXXXXXXXX > |
履行快进,直到EOM.若再无信息,则进入OVF状况 |
STOP |
0X110XXX< XXXXXXXXXXXXXXXX > |
中止当时操作 |
STOP WRDN |
0X01XXXX< XXXXXXXXXXXXXXXX > |
中止当时操作并掉电 |
RINT |
0X110XXX< XXXXXXXXXXXXXXXX > |
读状况:OVF和EOM |
注:快进只能在放音操作开端时挑选。
(三)SPI端口的操控位
(四)SPI 操控存放器
SPI操控存放器操控器材的每个功用,如录放、录音、信息检索(快进)、上电/掉电、开端和中止操作、疏忽地址指针等。详见下表:
位 |
值 |
功 能 |
|
位 |
值 |
功 能 |
RUN = = |
1 0 |
答应/制止操作 开端 中止 |
|
PU = = |
1 0 |
电源操控 上电 掉电 |
P/-R = = = |
1 0 |
录/放形式 放音 录音 |
|
IAB = = |
1 0 |
操作是否运用指令地址 疏忽输入地址存放的内容 运用输入地址存放的内容 |
MC = = |
1 0 |
快进形式 答应快进 制止 |
|
P15-P0
A15-A0 |
|
行指针存放器输出
输入地址存放器 |
注:IAB置0时,录、放操作从A9-A0地址开端。为了能衔接地录、放到后续的存储空间,在操作抵达该行末之前,应宣布第二个SPI指令将IAB置1,不然器材在同一地址上重复循环。这个特色对语音提示功用很有用。RAC脚和IAB位可用于信息办理。SPI端口简略框图如下
四、时序 SPI时序参数
Symbol |
Parameters |
Min |
Typ |
Max |
Units |
TSSS |
/SS Setup TIme |
500 |
|
|
nsec |
TSSH |
/SS Hold TIme |
500 |
|
|
nsec |
TDIS |
Data in Setup TIme |
200 |
|
|
nsec |
TDIH |
Data in Hold TIme |
200 |
|
|
nsec |
TPD |
Output Delay |
|
|
500 |
nsec |
TDF |
Output Delay to Hiz |
|
|
500 |
nsec |
TSSmin |
/SS HIGH |
1 |
|
|
μsec |
TSCKhi |
SCLK High Time |
400 |
|
|
nsec |
TSCKlow |
SCLK Low Time |
400 |
|
|
nsec |
F0 |
CLK(Frequency) |
|
|
1000 |
kHz |
留意一:国内用户多习气运用8031系列芯片,与ISD33000、4000系列均能够方便地衔接,ISD芯片需求3V稳压电源,信号线可直接运用5V电平。
留意二:ISD4004的操控方法与ISD33000系列完全相同,可彼此参看。
ISD4002/4003/4004芯片参数表
类型 |
存储时刻(秒) |
可分 段数 |
信息分辩率(毫秒) |
采样频率(HZ) |
滤波器带宽(HZ) |
操控码+地址位 |
ISD4002-120 |
120 |
600 |
200 |
8.0K |
3.4K |
5+11 |
ISD4002-180 |
180 |
600 |
300 |
5.3k |
2.3k |
5+11 |
ISD4002-240 |
240 |
600 |
400 |
4.0k |
1.7k |
5+11 |
ISD4003-04 |
240 |
1200 |
200 |
8.0K |
3.4K |
5+11 |
ISD4003-06 |
360 |
1200 |
300 |
5.3K |
2.3K |
5+11 |
ISD4003-08 |
480 |
1200 |
400 |
4.0K |
1.7K |
5+11 |
ISD4004-08 |
480 |
2400 |
200 |
8.0K |
3.4K |
8+16 |
ISD4004-16 |
960 |
2400 |
400 |
4.0K |
1.7K |
8+16 |
以上芯片由ISD4033K编程复制机编程、复制。 |