高速PCB规划攻略之二

高速PCB规划攻略之二

第一篇  高密度(HD)电路的规划

　　本文介绍，许多人把芯片规划的ＢＧＡ封装看作是由便携式电子产品所需的空间束缚的一个可行的解决计划，它一同满意这些产品更高功用与功用的要求。为便携式产品的高密度电路规划应该为装置工艺考虑。
　　当为今日价值推进的商场开发电子产品时，功用与牢靠性是最优先考虑的。为了在这个商场上竞赛，开发者还有必要重视装置的功率，因为这样能够操操控作本钱。电子产品的技能进步和不断添加的杂乱性正发作对更高密度电路制作办法的需求。当规划要求外表贴装、密间隔和向量封装的集成电路?ＩＣ?时，或许要求具有较细的线宽和较密间隔的更高密度电路板。可是，展望未来，一些现已在供给微型旁路孔、序列拼装电路板的公司正很多出资来扩展才能。这些公司认识到便携式电子产品对更小封装的现在趋势。单是通讯与个人核算产品工业就足以领导全球的商场。
　　高密度电子产品的开发者越来越遭到几个要素的应战：物理?杂乱元件上更密的引脚间隔?、财力?贴装有必要很精细?、和环境?许多塑料封装吸潮，构成装置处理期间的决裂?。物理要素也包含装置工艺的杂乱性与终究产品的牢靠性。进一步的财务决议有必要考虑产品将怎么制作和装置设备功率。较软弱的引脚元件，如０．５０与０．４０ｍｍ?０．０２０″与０．０１６″?引脚间隔的ＳＱＦＰ?ｓｈｒｉｎｋ ｑｕａｄ ｆｌａｔ ｐａｃｋ?，或许在维护一个持续的装置工艺合格率方面向装置专家提出一个应战。最成功的开发计划是那些现已实施工艺认证的电路板规划指引和工艺认证的焊盘几许形状。
　　在环境上，焊盘几许形状或许不同，它依据所用的装置电子零件的焊接类型。或许的时分，焊盘形状应该以一种对运用的装置工艺通明的办法来界说。不论零件是装置在板的一面或双面、饱尝波峰、回流或其它焊接，焊盘与零件尺度应该优化，以保证恰当的焊接点与查看规范。尽管焊盘图画是在尺度上界说的，而且因为它是印制板电路几许形状的一部分，它们遭到可出产性水平缓与电镀、腐蚀、装置或其它条件有关的公役的束缚。出产性方面也与阻焊层的运用和在阻焊与导体图画之间的对齐定位有关。

　　1、焊盘的要求
　　世界电子技能委员会?ＩＥＣ? Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｔｒｏｔｅｃｈｎｉｃａｌ Ｃｏｍｍｉｓｓｉｏｎ?的６１１８８规范认识到对焊接圆角或焊盘凸起条件的不同方针的需求。这个新的世界规范承认两个为开发焊盘形状供给信息的根本办法：
　　１)．依据工业元件规范、电路板制作和元件贴装精度才能的准确资料。这些焊盘形状局限于一个特定的元件，有一个标识焊盘形状的编号。
　　２)．一些方程式可用来改动给定的信息，以到达一个更稳健的焊接衔接，这是用于一些特别的状况，在这些状况中用于贴装或装置设备比在决议焊盘细节时所假定的精度有或多或少的不同。
　　该规范为用于贴装各种引脚或元件端子的焊盘界说了最大、中等和最小资料状况。除非别的标明，这个规范将一切三中“希望方针”标记为一级、二级或三级。
　　一级：最大 － 用于低密度产品运用，“最大”焊盘条件用于波峰或活动焊接无引脚的片状元件和有引脚的翅形元件。为这些元件以及向内的″Ｊ″型引脚元件装备的几许形状能够为手艺焊接和回流焊接供给一个较宽的工艺窗口。
　　二级：中等 － 具有中等水平元件密度的产品能够考虑选用这个“中等”的焊盘几许形状。与ＩＰＣ－ＳＭ－７８２规范焊盘几许形状十分相似，为一切元件类型装备的中等焊盘将为回流焊接工艺供给一个稳健的焊接条件，而且应该为无引脚元件和翅形引脚类元件的波峰或活动焊接供给恰当的条件。
　　三级：最小 － 具有高元件密度的产品?一般是便携式产品运用?能够考虑“最小”焊盘几许形状。最小焊盘几许形状的挑选或许不适合于一切的产品。在选用最小的焊盘形状之前，运用这应该考虑产品的束缚条件，依据表格中所示的条件进行实验。
　　 在ＩＰＣ－ＳＭ－７８２中所供给的以及在ＩＥＣ６１１８８中所装备的焊盘几许形状应该接收元件公役和工艺变量。尽管在ＩＰＣ规范中的焊盘现已为运用者的大都装置运用供给一个稳健的界面，可是一些公司现已表明了对选用最小焊盘几许形状的需求，以用于便携式电子产品和其它共同的高密度运用。
　　世界焊盘规范(ＩＥＣ６１１８８)了解到更高零件密度运用的要求，并供给用于特别产品类型的焊盘几许形状的信息。这些信息的意图是要供给恰当的外表贴装焊盘的尺度、形状和公役，以保证恰当焊接圆角的满意区域，也答应对这些焊接点的查看、测验和返工。
　　图一和表一所描绘的典型的三类焊盘几许形状是为每一类元件所供给的：最大焊盘(一级)、中等焊盘(二级)和最小焊盘(三级)。

图一、两个端子的、矩形电容与电阻元件的IEC规范能够不同以满意特别产品运用

焊盘特性 最大一级 中等二级 最小三级
脚趾-焊盘杰出 0.6 0.4 0.2
脚跟-焊盘杰出 0.0 0.0 0.0
旁边面-焊盘杰出 0.1 0.0 0.0
开井余量 0.5 0.25 0.05
圆整要素 最近0.5 最近0.05 最近0.05

表一、矩形与方形端的元件
(陶瓷电容与电阻) (单位:mm)

　　焊接点的脚趾、脚跟和旁边面圆角有必要针对元件、电路板和贴装精度误差的公役?平方和?。如图二所示，最小的焊接点或焊盘杰出是跟着公役变量而添加的（表二）。

图二、带状翅形引脚元件的IEC规范界说了三种或许的变量以满意用户的运用

焊盘特性 最大一级 中等二级 最小三级
脚趾-焊盘杰出 0.8 0.5 0.2
脚跟-焊盘杰出 0.5 0.35 0.2
旁边面-焊盘杰出 0.05 0.05 0.03
开井余量 0.5 0.25 0.05
圆整要素 最近0.5 最近0.05 最近0.05

表二、平带L形与翅形引脚
(大于0.625mm的间隔) (单位:mm)
　　假如这些焊盘的用户希望对贴装和焊接设备有一个更稳健的工艺条件，那么剖析中的单个元素能够改动到新的所希望的尺度条件。这包含元件、板或贴装精度的分散，以及最小的焊接点或焊盘杰出的希望（表３，４，５和６）。

　　用于焊盘的概括公役办法的办法与元件的相似。一切焊盘公役都是要对每一个焊盘以最大尺度供给一个估计的焊盘图形。单向公役是要减小焊盘尺度，因此妥当焊接点构成的较小区域。为了使开孔的尺度标示体系简单，焊盘是跨过表里极限标示尺度的。
　　在这个规范中，尺度标示概念运用极限尺度和几许公役来描绘焊盘答应的最大与最小尺度。当焊盘在其最大尺度时，成果或许是最小可承受的焊盘之间的间隔；相反，当焊盘在其最小尺度时，成果或许是最小的可承受焊盘，需求到达牢靠的焊接点。这些极限答应判别焊盘经过／不经过的条件。
　　假定焊盘几许形状是正确的，而且电路结构的终究都满意一切规则规范，焊接缺点应该能够削减；尽管如此，焊接缺点还或许因为资料与工艺变量而发作。为密间隔?ｆｉｎｅ ｐｉｔｃｈ?开发焊盘的规划者有必要树立一个牢靠的焊接衔接所要求的最小脚尖与脚跟，以及在元件封装特征上答应最大与最小?或至少?的资料条件。

表三、J形引脚 (单位:mm)

焊盘特性 最大一级 中等二级 最小三级
脚趾-焊盘杰出 0.2 0.2 0.2
脚跟-焊盘杰出 0.8 0.6 0.4
旁边面-焊盘杰出 0.1 0.05 0.0
开井余量 1.5 0.8 0.2
圆整要素 最近0.5 最近0.05 最近0.05

表四、圆柱形端子（MELF） (单位:mm)

焊盘特性 最大一级 中等二级 最小三级
脚趾-焊盘杰出 1.0 0.4 0.2
脚跟-焊盘杰出 0.2 0.1 0.0
旁边面-焊盘杰出 0.2 0.1 0.0
开井余量 0.2 0.25 0.25
圆整要素 最近0.5 最近0.05 最近0.05

表五、只需底面的端子 (单位:mm)

焊盘特性 最大一级 中等二级 最小三级
脚趾-焊盘杰出 0.2 0.1 0
脚跟-焊盘杰出 0.2 0.1 0
旁边面-焊盘杰出 0.2 0.1 0
开井余量 0.25 0.1 0.05
圆整要素 最近0.5 最近0.05 最近0.05

表六、内向L形带状引脚 (单位:mm)

焊盘特性 最大一级 中等二级 最小三级
脚趾-焊盘杰出 0.1 0.1 0.0
脚跟-焊盘杰出 1.0 0.5 0.2
旁边面-焊盘杰出 0.1 0.1 0.1
开井余量 0.5 0.25 0.05
圆整要素 最近0.5 最近0.05 最近0.05

　　2、BGA与CAP
　　ＢＧＡ封装现已发展到满意现在的焊接装置技能。塑料与陶瓷ＢＧＡ元件具有相对广泛的触摸间隔（１．５０，１．２７和１．００ｍｍ），而相对而言，芯片规划的ＢＧＡ栅格间隔为０．５０，０．６０和０．８０ｍｍ。ＢＧＡ与密间隔ＢＧＡ元件两者相关于密间隔引脚结构封装的ＩＣ都不简单损坏，而且ＢＧＡ规范答应挑选性地削减触摸点，以满意特别的输入／输出（Ｉ／Ｏ）要求。当为ＢＧＡ元件树立触摸点布局和引线摆放时，封装开发者有必要考虑芯片规划以及芯片块的尺度和形状。在技能引线摆放时的另一个要面临的问题是芯片的方向?芯片模块的焊盘向上或向下?。芯片模块“面朝上”的结构一般是当供给商正在运用ＣＯＢ（ｃｈｉｐ－ｏｎ－ｂｏａｒｄ）（内插器）技能时才选用的。

　　 元件结构，以及在其制作中运用的资料结合，不在这个工业规范与指引中界说。每一个制作商都将妄图将其特别的结构担任用户所界说的运用。例如?消费产品或许有一个相对杰出的作业环境，而工业或轿车运用的产品常常有必要运行在更大的压力条件下。取决于制作ＢＧＡ所挑选资料的物理特性，或许要运用到倒装芯片或引线接合技能。因为芯片装置结构是刚性资料，芯片模块装置座一般以导体定中心，信号从芯片模块焊盘走入触摸球的摆放矩阵。
　　 在该文件中详细叙说的栅格阵列封装外形在ＪＥＤＥＣ的９５出版物中供给。方形ＢＧＡ，ＪＥＤＥＣ ＭＳ－０２８界说一种较小的矩形塑料ＢＧＡ元件类别，触摸点间隔为１．２７ｍｍ。该矩阵元件的总的外形规范答应很大的灵活性，如引脚间隔、触摸点矩阵布局与结构。ＪＥＤＥＣ ＭＯ－１５１界说各种塑料封装的ＢＧＡ。方形概括掩盖的尺度从７．０－５０．０，三种触摸点间隔 － １．５０，１．２７和１．００ｍｍ。
　　 球触摸点能够单一的方式散布，行与列摆放有双数或奇数。尽管摆放有必要坚持对整个封装外形的对称，可是各元件制作商答应在某区域内削减触摸点的方位。

　　 3、芯片规划的BGA变量
　　 针对“密间隔”和“真实芯片巨细”的ＩＣ封装，最近开发的ＪＥＤＥＣ ＢＧＡ指引提出许多物理特点，并为封装供给商供给“变量”方式的灵活性。ＪＥＤＥＣ ＪＣ－１１同意的第一份对密间隔元件类别的文件是注册外形ＭＯ－１９５，具有根本０．５０ｍｍ间隔触摸点摆放的一致方形封装系列。
　　 封装尺度规划从４．０－２１．０ｍｍ，总的高度(界说为“薄的概括”)束缚到从贴装外表最大为１．２０ｍｍ。下面的比方代表为将来的规范考虑的一些其它变量。
　　 球间隔与球尺度将也会影响电路布线功率。许多公司现已挑选对较低Ｉ／Ｏ数的ＣＳＰ不选用０．５０ｍｍ间隔。较大的球间隔或许减轻终究用户对更杂乱的印刷电路板(ＰＣＢ)技能的需求。
　　 ０．５０ｍｍ的触摸点摆放间隔是ＪＥＤＥＣ引荐最小的。触摸点直径规则为０．３０ｍｍ，公役规划为最小０．２５、最大０．３５ｍｍ。可是大大都选用０．５０ｍｍ间隔的ＢＧＡ运用将依托电路的次外表布线。直径上小至０．２５ｍｍ的焊盘之间的间隔宽度只够衔接一根０．０８ｍｍ（０．００３″）宽度的电路。将许多剩余的电源和接地触点散布到矩阵的周围，这样将供给对摆放矩阵的有限浸透。这些较高Ｉ／Ｏ数的运用更或许决议于多层、盲孔或关闭的焊盘上的电镀旁路孔(ｖｉａ－ｏｎ－ｐａｄ)技能。

　　4、考虑封装技能
　　元件的环境与电气功用或许是与封装尺度相同重要的问题。用于高密度、高Ｉ／Ｏ运用的封装技能首要有必要满意环境规范。例如，那些运用刚性内插器(ｉｎｔｅｒｐｏｓｅｒ)结构的、由陶瓷或有机基板制作的不能严密地合作硅芯片的外形。元件四周的引线接合座之间的互连有必要流向内面。μＢＧＡ* 封装结构的一个实践优势是它在硅芯片模块外形内供给一切电气界面的才能。
　　 μＢＧＡ运用一种高档的聚酰胺薄膜作为其基体结构，而且运用半加成铜电镀工艺来完结芯片上铝接合座与聚酰胺内插器上球触摸座之间的互连。违拗资料的共同结合使元件能够忍耐极点恶劣的环境。这种封装现已由一些首要的ＩＣ制作商用来满意具有广泛运作环境的运用。
　　 超越２０家首要的ＩＣ制作商和封装服务供给商现已选用了μＢＧＡ封装。界说为“面朝下”的封装，元件外形密切合作芯片模块的外形，芯片上的铝接合焊盘放于朝向球触摸点和ＰＣＢ外表的方位。这种结构在工业中有最广泛的认同，因为其树立的根底结构和无比的牢靠性。μＢＧＡ封装的资料与引脚规划的共同体系是在物理上适应的，补偿了硅芯片与ＰＣＢ结构的温度胀大体系的较大不同。

　　5、装置座计划
　　引荐给ＢＧＡ元件的装置座或焊盘的几许形状一般是圆形的，能够调理直径来满意触摸点间隔和尺度的改动。焊盘直径应该不大于封装上触摸点或球的直径，常常比球触摸点规则的正常直径小１０％。在终究确认焊盘摆放与几许形状之前，参阅ＩＰＣ－ＳＭ－７８２第１４．０节或制作商的规范。
有两种办法用来界说装置座：界说焊盘或铜，界说阻焊，如图三所示。

图三、ＢＧＡ的焊盘能够经过化学腐蚀的图画来界定，
无阻焊层或有阻焊层叠加在焊盘圆周上（阻焊层界定）

　　铜界说焊盘图形 － 经过腐蚀的铜界定焊盘图形。阻焊间隔应该最小离腐蚀的铜焊盘０．０７５ｍｍ。对要求间隔小于所引荐值的运用，咨询印制板供给商。
　　阻焊界说焊盘图形 － 假如运用阻焊界定的图形，相应地调整焊盘直径，以保证阻焊的掩盖。
　　ＢＧＡ元件上的焊盘间隔活间隔是“根本的”，因此是不累积的；可是，贴装精度和ＰＣＢ制作公役有必要考虑。如前面所说的，ＢＧＡ的焊盘一般是圆形的、阻焊界定或腐蚀?阻焊脱离焊盘?界定的。尽管较大间隔的ＢＧＡ将接收电路走线的焊盘之间的间隔，较高Ｉ／Ｏ的元件将依托电镀旁路孔来将电路走到次外表层。表七所示的焊盘几许形状引荐一个与名义规范触摸点或球的直径持平或稍小的直径。

表七、 BGA元件装置的焊盘图形

触摸点间隔
（根本的） 规范球直径 焊盘直径 (mm)
最小 名义 最大 最小 – 最大
0.05 0.25 0.30 0.35 0.25-0.30
0.65 0.25 0.30 0.35 0.25-0.30
0.65 0.35 0.40 0.45 0.35-0.40
0.80 0.25 0.30 0.35 0.25-0.30
0.80 0.35 0.40 0.45 0.35-0.40
0.80 0.45 0.50 0.55 0.40-0.50
1.00 0.55 0.60 0.65 0.50-0.60
1.27 0.70 0.75 0.80 0.60-0.70
1.50 0.70 0.75 0.80 0.60-0.70

　　有些公司妄图为一切密间隔的ＢＧＡ运用坚持一个不变的触摸点直径。可是，因为一些０．６５与０．８０ｍｍ触摸点间隔的元件制作商答应随意的球与触摸点直径的改动，规划者应该在拟定焊盘直径之前参阅专门的供给商规范。较大的球与焊盘的直径或许束缚较高Ｉ／Ｏ元件的电路布线。一些ＢＧＡ元件类型的焊盘几许形状或许不答应宽度满意包容不止一条或两条电路的间隔。例如，０．５０ｍｍ间隔的ＢＧＡ将不答应乃至一条大于０．００２″或０．００３″的电路。那些选用密间隔ＢＧＡ封装变量的或许发现焊盘中的旁路孔(微型旁路孔)愈加实践，特别假如元件密度高，有必要削减电路布线。

　　6、装置工艺功率所要求的特征
　　为了选用对密间隔外表贴装元件(ＳＭＤ)的模板的准确认位，要求一些视觉或摄像机协助的对中办法。大局定位基准点是用于准确的锡膏印刷的模板定位和在准确的ＳＭＤ贴装中作为参阅点。模板印刷机的摄相机体系主动将板对准模板，到达准确的锡膏搬运。
　　关于那些运用模板到电路板的主动视觉对中的体系，电路板的规划者有必要在焊盘层的规划文件中供给至少两个大局基准点（图四）。在组合板的每一个装置单元内也有必要供给部分基准点方针，以协助主动元件贴装。别的，关于每一个密间隔ＱＦＰ、ＴＳＯＰ和高Ｉ／Ｏ密间隔ＢＧＡ元件，一般供给一或两个方针。
在一切方位引荐运用一个基准点的尺度。尽管形状和尺度能够对不同的运用别离对待，可是大大都设备制作商都认同１．０ｍｍ（０．０４０″）直径的实心点。该点有必要没有阻焊层，以保证摄相机能够快速辨认。除了基准点方针外，电路板有必要包含一些定位孔，用于二次装置有关的操作。组合板应该供给两或三个定位孔，每个电路板报单元供给至少两个定位孔。一般，装置专家规则尺度（０．６５ｍｍ是常见的），应该指定无电镀孔。
　　至于在锡膏印刷模板夹具上供给的基准点，一些体系检测模板的定面，而另一些则检测底面。模板上的大局基准点仅仅半腐蚀在模板的外表，用黑树脂颜料填充。

　　7、指定外表终究涂层
　　为元件的装置挑选专门类型的外表终究涂镀办法能够进步装置工艺的功率，可是也或许影响ＰＣＢ的制作本钱。在铜箔上电镀锡或锡／铅合金作为抗腐蚀层是十分常见的制作办法。挑选性地去掉铜箔的减去法?化学腐蚀?持续在ＰＣＢ工业广泛运用。因为锡／铅导线当露出在１９５°Ｃ温度以上时变成液体，所以大大都运用回流焊接技能的外表贴装板都指定裸铜上的阻焊层(ＳＭＯＢＣ,ｓｏｌｄｅｒｍａｓｋ ｏｖｅｒ ｂａｒｅ ｃｏｐｐｅｒ)来坚持阻焊资料下一个平坦均匀的外表。当处理ＳＭＯＢＣ板时，锡或锡／铅是化学剥离的，只留下铜导体和没有电镀的元件装置座。铜导体用环氧树脂或聚合物阻焊层涂盖，以避免对焊接有关工艺的露出。尽管电路导线有阻焊层掩盖，规划者还有必要为那些不被阻焊层掩盖的部分?元件装置座?指定外表涂层。下面的比方是广泛运用在制作工业的合金电镀典型办法。
　　一般要求预处理装置座的运用是超密间隔ＱＦＰ元件。例如，ＴＡＢ(ｔａｂｌｅ ａｕｔｏｍａｔｅｄ ｂｏｎｄ)元件或许具有小于０．２５ｍｍ的引脚间隔。经过在这些座上供给７００－８００μ″的锡／铅合金，装置专家能够上少数的助焊剂、贴装零件和运用加热棒、热风、激光或软束线光源来回流焊接该元件。在特别的装置座上挑选性地电镀或保存锡／铅合金将适用于超密间隔ＴＡＢ封装的回流焊接。
　　运用热风均匀法，锡／铅在上阻焊层之后涂镀在电路板上。该工艺是，电镀的板经过清洗、上助焊剂和浸入熔化的焊锡中，当合金仍是液体状况的时分，剩余的资料被吹离外表，留下合金掩盖的外表。热风焊锡均匀?ＨＡＳＬ(ｈｏｔ ａｉｒ ｓｏｌｄｅｒ ｌｅｖｅｌｉｎｇ)电镀工艺广泛运用，一般适合于回流焊接装置工艺；可是，焊锡量与平坦度的不一致或许不适合于运用密间隔元件的电路板。
　　密间隔的ＳＱＦＰ、ＴＳＯＰ和ＢＧＡ元件要求十分均匀和平坦的外表涂层。作为操控在密间隔元件的装置座上均匀锡膏量的办法，外表有必要尽或许地平坦。为了保证平坦度，许多公司在铜箔上运用镍合金，接着一层很薄的金合金涂层，来去掉氧化物。
　　在阻焊涂层工艺之后，在露出的裸铜上运用无电镀镍／金。用这个工艺，制作商一般将运用锡／铅电镀图画作为抗腐蚀层，在腐蚀之后剥离锡／铅合金，可是不是对露出的装置座和孔施用焊锡合金，而是电路板浸镀镍／金合金。
　　依照ＩＰＣ－２２２１规范《印制板规划的通用规范》，引荐的无电镀镍厚度是２．５－５．０μｍ(至少１．３μｍ)，而引荐的浸金厚度为０．０８－０．２３μｍ。
　　有关金的合金与焊接工艺的一句话劝告：假如金涂层厚度超越０．８μｍ（３μ″），那么金对锡／铅比率或许引起终究焊接点的软弱。软弱将构成温度循环中的过火开裂或装置后的板或许露出到的其它物理应力。

　　8、合金电镀代替计划
　　在上阻焊层之后给板添加焊锡合金是有本钱价值的，而且给基板遭受极大的应力条件。例如用锡／铅涂层，板刺进熔化的焊锡中，然后抽出和用强风将剩余的锡／铅资料去掉。温度冲击或许导致基板结构的脱层、损坏电镀孔和或许影响长时刻牢靠性的缺点。 Ｎｉ／Ａｕ涂镀，尽管应力较小，但不是一切电路板制作商都有的一种技能。作为对电镀的另一种挑选，许多公司现已找到成功的、有经济优势的和平坦的装置外表的办法，这便是有机维护层或在裸铜上与上助焊剂涂层。
　　作为阻挠裸铜装置座和旁通孔／测验焊盘上氧化添加的一个办法，将一种特别的维护剂或阻化剂涂层运用到板上。比方苯并三唑（Ｂｅｎｚｏｔｒｉａｚｏｌｅ）和咪唑（Ｉｍｉｄａｚｏｌｅ）这些有机／氮涂层资料被用来替代上面所描绘的合金外表涂层，可从几个途径购买到，不同的商标称号。在北美洲，广泛运用的一种产品是ＥＮＴＥＫ ＰＬＵＳ ＣＵ－１０６Ａ。这种涂层适合于大大都有机助焊焊接资料，在对装置工艺中常常遇到的三、四次高温露出之后仍有维护特征。屡次露出的才能是重要的。当ＳＭＤ要焊接到装置的主面和第二面的时分，会发作两次对回流焊接温度的露出。混合技能典型的屡次装置过程也或许包含对波峰焊接或其它焊接工艺的露出。

　　9、一般本钱考虑
　　与ＰＣＢ电镀或涂镀有关的本钱不总是详细界定的。一些供给商感觉办法之间的本钱不同占总的单位本钱中的很小部分，所以界不界定是不重要的。其他的或许对不是其才能之内的本钱有一个额定的费用，因为板有必要送出去终究加工。例如，在加州的一家公司将板发送给在德州的一家公司进行Ｎｉ／Ａｕ电镀。这个额定处理的费用或许没有明晰地界定为对客户的一个额定开支；可是，总的板本钱遭到影响。
　　每一个电镀和涂镀工艺都有其长处与缺点。规划者与制作工程师有必要经过实验或工艺功率评价细心地权衡每一个要素。在指定ＰＣＢ制作是有必要考虑的问题都有经济以及工艺上的平衡。关于细导线、高元件密度或密间隔技能与μＢＧＡ，平坦的外形是有必要的。焊盘外表涂层能够是电镀的或涂敷的，但有必要考虑装置工艺与经济性。
　　在一切涂敷和电镀的挑选中，Ｎｉ／Ａｕ是最全能的(只需金的厚度低于５μ″)。电镀工艺比维护性涂层好的优势是货架寿数、永久性地掩盖在那些不露出到焊接工艺的旁路孔或其它电路特征的铜上面、和抗污染。尽管外表涂层特性之间的平衡将影响终究挑选，可是可行性与总的ＰＣＢ本钱最或许决议终究的挑选。在北美，ＨＡＳＬ工艺传统上操纵ＰＣＢ工业，可是外表的均匀性难于操控。关于密间隔元件的焊接，一个受控的装置工艺取决于一个平坦均匀的装置座。密间隔元件包含ＴＳＯＰ、ＳＱＦＰ和μＢＧＡ元件族。假如密间隔元件在装置中不运用，运用ＨＡＳＬ工艺是可行的挑选。

　　10、阻焊层（sldermask)要求
　　阻焊层在操控回流焊接工艺期间的焊接缺点中的人物是重要的，ＰＣＢ规划者应该尽量减小焊盘特征周围的间隔或空气空隙。尽管许多工艺工程师宁可阻焊层分隔板上一切焊盘特征，可是密间隔元件的引脚间隔与焊盘尺度将要求特别的考虑。尽管在四边的ＱＦＰ上不分区的阻焊层开口或窗口或许是可承受的，可是操控元件引脚之间的锡桥或许愈加困难。关于ＢＧＡ的阻焊层，许多公司供给一种阻焊层，它不触摸焊盘，可是掩盖焊盘之间的任何特征，以避免锡桥。大都外表贴装的ＰＣＢ以阻焊层掩盖，可是阻焊层的涂敷，假如厚度大于０．０４ｍｍ（０．００１５″），或许影响锡膏的运用。外表贴装ＰＣＢ，特别是那些运用密间隔元件的，都要求一种低概括感光阻焊层。阻焊资料有必要经过液体?湿?工艺或许干薄膜叠层来运用。干薄膜阻焊资料是以０．０７－０．１０ｍｍ（０．００３－０．００４″）厚度供给的，可适合于一些外表贴装产品，可是这种资料不引荐用于密间隔运用。很少公司供给薄到能够满意密间隔规范的干薄膜，可是有几家公司能够供给液体感光阻焊资料。一般，阻焊的开口应该比焊盘大０．１５ｍｍ（０．００６″）。这答应在焊盘一切边上０．０７ｍｍ(０．００３″)的空隙。低概括的液体感光阻焊资料是经济的，一般指定用于外表贴装运用，供给准确的特征尺度和空隙。

　　定论
　　密间隔(ｆｉｎｅ－ｐｉｔｃｈ)、ＢＧＡ和ＣＳＰ的装置工艺能够调整到满意可承受的功率水平，可是曲折的引脚和锡膏印刷的不持续性常常给装置工艺合格率带来费事。尽管运用小型的密间隔元件供给布局的灵活性，可是将很杂乱的多层基板报上的元件推得更近，或许献身可测验性和修补。ＢＧＡ元件的运用现已供给较高的装置工艺合格率和更多的布局灵活性，供给较严密的元件间隔与较短的元件之间的电路。一些公司正妄图将几个电路功用集成到一两个多芯片的ＢＧＡ元件中来开释面积的束缚。用户化的或专用的ＩＣ能够缓解ＰＣＢ的栅格束缚，可是较高的Ｉ／Ｏ数与较密的引脚间隔一般都会迫使规划者运用更多的电路层，因此添加ＰＣＢ制作的杂乱性与本钱。
　　芯片规划的ＢＧＡ封装被许多人看作是新一代手持与便携式电子产品空间束缚的可行答案。许多公司也正在等待改进的功用以及更高的功用。当为这些元件挑选最有用的触摸点间隔时，有必要考虑硅芯片模块的尺度、信号的数量、所要求的电源与接地址和在印制板上选用这些元件时的实践束缚。尽管密间隔的芯片规划(ｃｈｉｐ ｓｃａｌｅ)与芯片巨细的元件被看作是新呈现的技能，可是首要的元件供给商和几家首要的电子产品制作商现已选用了一两种ＣＳＰ的改动类型。在较小封装概念中的这种迅速添加是有必要的，它满意产品开发商对减小产品尺度、添加功用而且进步功用的需求。

第二篇  抗搅扰3（部分）
3 进步灵敏器材的抗搅扰功用
进步灵敏器材的抗搅扰功用是指从灵敏器材这边考虑尽量削减对搅扰噪声
的拾取，以及从不正常状况赶快康复的办法。
进步灵敏器材抗搅扰功用的常用办法如下：
（1）布线时尽量削减回路环的面积，以下降感应噪声。
（2）布线时，电源线和地线要尽量粗。除减小压降外，更重要的是下降耦
合噪声。
（3）关于单片机搁置的I/O口，不要悬空，要接地或接电源。其它IC的搁置
端在不改动体系逻辑的状况下接地或接电源。
（4）对单片机运用电源监控及看门狗电路，如：IMP809，IMP706，IMP813，
X25043，X25045等，可大起伏进步整个电路的抗搅扰功用。
（5）在速度能满意要求的前提下，尽量下降单片机的晶振和选用低速数字
电路。
（6）IC器材尽量直接焊在电路板上，少用IC座。

第三篇  印制电路板的牢靠性规划-去耦电容装备
在直流电源回路中，负载的改动会引起电源噪声。例如在数字电路中，当电路从一个状况转化为另一种状况时，就会在电源线上发作一个很大的尖峰电流，构成瞬变的噪声电压。装备去耦电容能够按捺因负载改动而发作的噪声，是印制电路板的牢靠性规划的一种惯例做法，装备准则如下：

　　●电源输入端跨接一个10～100uF的电解电容器，假如印制电路板的方位答应，选用100uF以上的电解电容器的抗搅扰作用会更好。
　　●为每个集成电路芯片装备一个0.01uF的陶瓷电容器。如遇到印制电路板空间小而装不下时，可每4～10个芯片装备一个1～10uF钽电解电容器，这种器材的高频阻抗特别小，在500kHz～20MHz规划内阻抗小于1Ω，而且漏电流很小（0.5uA以下）。
　　●关于噪声才能弱、关断时电流改动大的器材和ROM、RAM等存储型器材，应在芯片的电源线（Vcc）和地线（GND）间直接接入去耦电容。
　　●去耦电容的引线不能过长，特别是高频旁路电容不能带引线。
   

第四篇  电磁兼容性和PCB规划束缚（缺详细数据）

   PCB布线对PCB的电磁兼容性影响很大，为了使PCB上的电路正常作业，应依据本文所述的束缚条件来优化布线以及元器材/接头和某些IC所用去耦电路的布局

（一）、PCB资料的挑选
   经过合理挑选PCB的资料和印刷线路的布线途径，能够做出对其它线路耦合低的传输线。当传输线导体间的间隔d小于同其它相邻导体间的间隔时，就能做到更低的耦合，或许更小的串扰（见《电子工程专辑》2000年第1期”运用攻略”）。
   规划之前，可依据下列条件挑选最经济的PCB方式：
对EMC的要求
•印制板的密布程度
•拼装与出产的才能
•CAD体系才能
•规划本钱
•PCB的数量
•电磁屏蔽的本钱

   当选用非屏蔽外壳产品结构时，特别要留意产品的全体本钱/元器材封装/管脚款式、PCB方式、电磁场屏蔽、结构和拼装），在许多状况下，选好适宜的PCB方式能够不用在塑胶外壳里参加金属屏蔽盒。
   为了进步高速模仿电路和一切数字运用的抗扰性一同削减有害辐射，需求用到传输线技能。依据输出信号的转化状况，S-VCC、S-VEE及VEE-VCC之间的传输线需求表明出来，如图1所示。
   信号电流由电路输出级的对称性决议。对MOS而言IOL=IOH,而对TTL而言IOL＞IOH.

功用/逻辑类型    ZO(Ω)
电源（典型值） ＜＜10
ECL逻辑         50
TTL逻辑         100
HC(T)逻辑        200

表1：几种信号途径的传输线阻抗ZO。

   逻辑器材类型和功用上的原因决议了传输线典型特征阻抗ZO，如表1所示。

图1：显现三种特定传输线的（数字）IC之间典型互联图
图2：IC去耦电路。
图3：正确的去耦电路块
表2：去耦电容Cdec..的引荐值。
 
逻辑电路噪声容限
（二）、信号线路及其信号回路

   传送信号的线路要与其信号回路尽或许接近，以避免这些线路围住的环路区域发作辐射，并下降环路感应电压的磁化系数。
   一般状况下，当两条线路间的间隔等于线宽时，耦合系数大约为0.5到0.6，线路的有用自感应从1μH/m降到0.4-0.5μ H/m.
   这就意味着信号回路电流的40％到50％自由地就流向了PCB上其它线路。
   对两个（子）电路块间的每一块信号途径，无论是模仿的仍是数字的，都能够用三种传输线来表明，如图1所示，其间阻抗可从表1得到。
   TTL逻辑电路由高电平向低电平转化时，吸收电流会大于电源电流以，在这种状况下，一般将传输线界说在Vcc和S之间，而不是VEE和S之间。经过选用铁氧体磁环可彻底操控信号线和信号回路线上的电流。
   在平行导体状况下，传输线的特征阻抗会因为铁氧体而遭到影响，而在同轴电缆的状况下，铁氧体只会对电缆的外部参数有影响。
   因此，相邻线路应尽或许细，而上下摆放的则相反（一般间隔小于1.5mm/双层板中环氧树脂的厚度）。布线应使每条信号线和它的信号回路尽或许接近（信号和电源布线均适用）。假如传输线导体间耦合不行，可选用铁氧体磁环。

（三）、IC的去耦

   一般IC仅经过电容来到达去耦的意图，因为电容并不抱负，所以会发作谐振。在大于谐振频率时，电容体现得象个电感，这就意味着di/dt遭到了束缚。电容的值由IC管脚间答应的电源电压动摇来决议，依据资深规划人员的实践经验，电压动摇应小于信号线最坏状况下的噪声容限的25％，下面公式可核算出每种逻辑系列输出门电路的最佳去耦电容值：
  I=c•dV/dt
   表2给出了几种逻辑系列门电路在最坏状况下信号线噪声的容限，一同还给出每个输出级应加的去耦电容Cdec.的引荐值。

图4：PCB上环路的辐射

   对快速逻辑电路来说，假如去耦电容含有很大串联电感（这种电感也许是由电容的结构、长的衔接线或PCB的印制线路构成的），电容的值或许不再有用。这时则需求在尽或许接近IC管脚的当地参加别的一个小陶瓷电容（100-100Pf）,与”LF-“去耦电容并联。陶瓷电容的谐振频率（包含到IC电源管脚的线路长度）应高于逻辑电路的带宽[1/(π.τr)],其间，τr是逻辑电路中电压的上升时刻。
   假如每个IC都有去耦电容，信号回路电流可挑选最便利的途径，VEE或许VCC，这能够由传送信号的线路和电源线路间的互耦来决议。
   在两个去耦电容（每个IC一个）和电源线路构成的电感Ltrace之间，会构成串联谐振电路，这种谐振只能够发作在低频（＜1MHz＝或谐振电路的Q值较低（＜2＝的状况下。
   经过将高射频损耗扼流线圈串联在Vcc网络和要去耦的IC中，可使谐振频率坚持在1MHz以下，假如射频损耗太低可经过并联或串联电阻来补偿（图2）。
   扼流线圈应该总是选用关闭的内芯，不然它会成为一个射频发射器或磁场铁感应器。

例如：1MHz*1μHz    Z1=6.28Ω  Rs=3.14Ω     Q<2 Rp=12.56Ω

   大于谐振频率时，”传输线”的特征阻抗Z0（此刻将IC的阻抗看作电源负载）等于：Z0 =（Ltrace/Cdecoupling）的平方根

   去耦电容的串联电感和衔接线路的电感对射频电源电流分配没有多大影响，比方选用了一个1μH扼流线圈的状况。但它仍然会决议IC电源管脚间的电压动摇，表3给出了电源信噪容限为25％时，引荐的最大电感值Ltrace.依据图2所主张的去耦办法，两个IC间的传输线数量从3条削减到了1条（见图3）。
   因此，对每个IC选用恰当的去耦办法：Lchoke+Cdec.电路块间就只需界说一条传输线。
   关于τr<3ns的高速逻辑电路，与去耦电容串联的悉数电感有必要要很低（见表3）。与电源管脚串联的50mm印制线路相当于一个50hH电感，与输出端的负载（典型值为50pF）一同决议了最小上升时刻为3.2ns。如要求更快的上升时刻，就有必要缩短去耦电容的引脚。长度（最好无引脚）并缩短IC封装的引脚，例如能够用IC去耦电容，或最好选用将（电源）管脚在中心的IC与很小的3E间隔（DIL）无引脚陶瓷电容相结合等办法来到达这一意图，也能够用带电源层和接地层的多层电路板。别的选用电源管脚在中心的SO封装还可得到进一步的改进。可是，运用快速逻辑电路时，应选用多层电路板。

（四）、依据辐射决议环路面积

   无结尾传输线的反射状况决议了线路的最大长度。因为对产品的EM辐射有强制性要求，因此环路区域的面积和线路长度都遭到束缚，假如选用非屏蔽外壳，这种束缚将直接由PCB来完成。
   留意：假如在异步逻辑电路规划中选用串联端接负载，有必要要留意会呈现准稳性，特别是对称逻辑输入电路无法确认输入信号是高仍是低，而且或许会导致非界说输出状况。

图3：正确的去耦电路块。

   关于频域中的逻辑信号，频谱的电流起伏在超出逻辑信号带宽（=1/π.τr）的频率上与频率的平方成反比。用角频率表明，环路的辐射阻抗仍随频率平方成正比。因此可核算出最大的环路面积，它由时钟速率或重复速率、逻辑信号的上升时刻或带宽以及时域的电流起伏决议。电流波形由电压波形决议，电流半宽时刻约等于电压的上升时刻。
  电流起伏可用角频率（=1/π.τr）表明为：  I(f)=2.I. τr/T
其间： I=为时域电流起伏；T=为时钟速率的倒数，即周期；
     τr为电压的上升时刻，约等于电流半宽时刻τH。
  从这一等式可核算出某种逻辑系列电路在某一时钟速率下最大环路面积，表5给出了相应的环路面积。最大环路面积由时钟速率、逻辑电路类型（=输出电流）和PCB上一同存在的开关环路数量n决议。
   假如所用的时钟速率超越30MHz，就有必要要选用多层电路板，在这种状况下，环氧树脂的厚度与层数有关，在60至300μm之间。只需当PCB上的高速时钟信号的数量有限时，经过选用层到层的线路进行细心布线，也可在双层板上得到能够承受的成果。
   留意：在这种状况下，如选用一般DIL封装，则会超越环路面积的束缚，必定要有别的的屏蔽办法和恰当的滤波。
   一切衔接到其它面板及部件的衔接头有必要尽或许彼此接近放置，这样在电缆中传导的共模电流就不会流入PCB电路中的线路，别的，PCB上参阅点间的电压降也无法鼓励（天线）电缆。
  为避免这种共模影响，有必要使接近接头的参阅地和PCB上电路的接地层、接地网格或电路参阅地离隔，假如或许，这些接地片应接到产品的金属外壳上。从这个接地片上，只需高阻器材如电感、电阻、簧片继电器和光耦合器可接在两个地之间。一切的接头要尽或许接近放置，以避免外部电流流过PCB上的线路或参阅地。

（五）、电缆及接头的正确挑选
   电缆的挑选由流过电缆的信号起伏和频率成分决议。关于坐落产品外部的电缆来说，假如传送10kHz以上时钟速率的数据信号，则必定要用到屏蔽（产品要求），屏蔽部分应在电缆的两头衔接到地（金属外壳产品），这样能保证对电场和磁场都进行屏蔽。
   假如用的是分隔接地，则应连到”接头地”而不是”电路地”。
   假如时钟速率在10kHz到1MHz之间，而且逻辑电路的上升时刻尽或许坚持低，将能够得到80％以上的光掩盖或小于10Nh/m的搬运阻抗。假如时钟速率超越1MHz时，就需求更好的屏蔽电缆。
   一般，除同轴电缆外，电缆的屏蔽不运用作为信号回路。
   经过在信号输入/输出和地/参阅点之间串入无源滤波器以削减射频成分，能够不用选用高质量屏蔽和相应接头。好的屏蔽电缆应装备适宜的衔接头。