当今IC规划越来越杂乱，现已向10亿门进发，一起需求更快的上市时刻，20nm、3DIC也成为研制抢手。怎么进步规划功率?Mentor Graphics公司董事长兼CEO Walden Rhines称硬件仿真(emulation)是仿真的潮流。
而曩昔许多客户选用软件仿真(simulation)，现在渐渐转移到硬件仿真。由于硬件本钱只要软件的1/300。一起，验证占全体规划的时刻很长，硬件仿真能缩短时刻、进步功率。
据悉，现在的IC有必要要做许多验证。其间的一个功用是抗静电放电(ESD)测验。每个芯片都有必定的抗静电才能，可是这个才能只要比及芯片制作封装出来，到测验工厂去测时才被发现。
Mentor公司的Calibre PERC东西使用特别手法，能够在芯片流片之前就告知客户抗静电才能、失效危险在哪里，进步了芯片一次规划成功的几率。
DFT(可测验性规划)方面，芯片的测验很重要。在测验芯片向量发生时，一般只看芯片规划里有哪些逻辑和功用，好的EDA东西能够帮你找出失效在哪里，或许的失效能够先去做测验。可是今日，在DFT方面，没有一个测验能够看出规范的库单元里是否失效。咱们能在库里边或许失效的模型，放在咱们测验的计划里。即芯片或许相同通过了一般的测验，透过CellAwareDFT，测验后，失功率大幅下降。在一些初期的测验中发现，不良率能够从600～700ppm，下降到几十ppm。这关于高级产品很重要，一方面能够下降体系级测验的本钱，另一方面能够使产品单价进步许多。
