高功用硬件与“智能”运用程序的结合使得硬件仿真器更强壮，可以处理杂乱的体系级规划验证难题。
通过三十年缓慢但安稳的硬件仿真技能开展之后，就前进加速和预期的新开展而言，其远景一片光亮。在曩昔的 30 年中，硬件仿真器在硬件和支撑的软件方面都有所演进。快速阅读 20 世纪 80 时代后期典型硬件仿真器与当今一流硬件仿真器的硬件标准比较，可以发现一些特性现已到达大约 1,000 倍的改善。
图1：近 30 年的硬件仿真技能比较(来历：Lauro Rizzatti)。
咱们可以从两个视点来看待支撑的软件 – 编译器视点和运行时可履行文件视点。
衡量编译器技能开展的一种办法是，比较前期与当今被测规划 (DUT) 的均匀树立时刻。初次引进硬件仿真器时，硬件仿真器需求六个月乃至更长时刻将DUT从软件仿真的环境Porting到硬件加速器的仿真环境。。现在，只需求不到一周的时刻。尽管这并未到达 1,000 倍的改善，可是比本来快了将近 50 至 100 倍，这依然是非常明显的。
量化运行时软件方面的改善是更为困难或杂乱的。可是，快速阅读一下相同时刻段内硬件仿真器的功用差异后，可以发现增强仍是非常明显的。
图2：近 30 年内的典型硬件仿真布置比较(来历：Lauro Rizzatti)。
那么，咱们对未来开展有何等待呢?相同，硬件与软件需求区别。从硬件视点而言，硬件仿真供货商将推出更大容量、更快履行速度和更快编译速度的新一代验证引擎。事实上，现已有硬件仿真供货商发布了这些新一代的硬件仿真器。
要是可以看看三大硬件仿真供货商提议的三种根本架构将怎么保持和开展，必定会很风趣。但是，在编撰本文时，这样的比较还不或许完结。
图3：新一代硬件仿真器的硬件趋势(来历：Lauro Rizzatti)。
从软件视点而言，咱们将看到新的布置方式，首先将硬件加速引擎嵌入到接连的验证引擎中，一切引擎同享一个通用规划数据库、一个通用用户界面 (GUI) 和一个通用编译器前端。需求指出的是，编译器前端包含硬件描绘言语 (HDL) 解析器和论述器以及生成 DUT 门级网表的归纳。将仅同享前两个阶段;而不同享组成归纳部分，由于这仅适用于根据硬件的验证引擎，如硬件仿真器和根据 FPGA 的原型。
相同，编译器后端的切割和布局布线部分将仅在硬件引擎(硬件仿真器和根据 FPGA 的原型)之间同享。它们不适用于根据软件的验证算法，如 HDL 软件仿真器、电子体系级 (ESL) 软件仿真器和方式剖析。
新的运用将被引进。例如，支撑可测验性规划(DFT)，即可以验证门级 DFT 结构，以及验证测验向量及内置自测验 (BIST) 向量。运用硬件仿真对新规划进行功用硬件加速将成为干流，且将会推出新的办法来验证嵌入式软件。
图4：新一代硬件仿真器的软件驱动功用摘要(来历：Lauro Rizzatti)。
其间一个供货商现已完成了一个风趣的改变。它将运行时软件规划为开源体系以包容运用程序(“App”)，这类似于智能手机采纳的做法。此外，几年前开端的将大型硬件仿真体系移至数据中心的趋势将加速。一切供货商都将供给多用户功用，以进步设备的出资报答 (ROI)。
未来的硬件仿真趋势是将高功用硬件与“智能”运用程序结合，以创立强壮的硬件仿真器，来处理杂乱的体系级规划验证难题。
