电磁兼容规划一般要运用各项操控技能，一般来说，越挨近EMI源，完成EM操控所需的本钱就越小。PCB上的集成电路芯片是EMI最主要的能量来历，因而，假如能够深化了解集成电路芯片的内部特征，能够简化PCB和体系级规划中的EMI操控。
在考虑EMI操控时，规划工程师及PCB板级规划工程师首要应该考虑IC芯片的挑选。集成电路的某些特征如封装类型、偏置电压和芯片的：工艺技能（例如CMoS、ECI）等都对电磁搅扰有很大的影响。下面将侧重讨论IC对EMI操控的影响。
集成电路EMl来历
PCB中集成电路EMI的来历主要有：数字集成电路从逻辑高到逻辑低之间转化或许从逻辑低到逻辑高之间转化进程中，输出端发生的方波信号频率导致的EMl信号电压和信号电流电场和磁场芯片自身的电容和电感等。
集成电路芯片输出端发生的方波中包含频率规模广大的正弦谐波重量，这些正弦谐波重量构成工程师所关怀的EMI频率成分。最高EMI频率也称为EMI发射带宽，它是信号上升时刻（而不是信号频率）的函数。
核算EMI发射带宽的公式为：f=0.35/Tr
式中，厂是频率，单位是GHz;7r是信号上升时刻或许下降时刻，单位为ns。
从上述公式中能够看出，假如电路的开关频率为50MHz，而选用的集成电路芯片的上升时刻是1ns，那么该电路的最高EMI发射频率将到达350MHz，远远大于该电路的开关频率。而假如汇的—上升时刻为5肋Fs，那么该电路的最高EMI发射频率将高达700MHz。
电路中的每一个电压值都对应必定的电流，相同每一个电流都存在对应的电压。当IC的输出在逻辑高到逻辑低或许逻辑低到逻辑高之间改换时，这些信号电压和信号电流就会发生电场和磁场，而这些电场和磁场的最高频率便是发射带宽。电场和磁场的强度以及对外辐射的百分比，不只是信号上升时刻的函数，一起也取决于对信号源到负载点之间信号通道上电容和电感的操控的好坏，因而，信号源坐落PCB板的汇内部，而负载坐落其他的IC内部，这些IC或许在PCB上，也或许不在该PCB上。为了有效地操控EMI，不只需求注重汇;芭片自身的电容和电感，相同需求注重PCB上存在的电容和电感。
当信号电压与信号回路之间的锅合不严密时，电路的电容就会减小，因而对电场的按捺效果就会削弱，然后使EMI增大;电路中的电流也存在相同的状况，假如电流同回来途径之间锅合不;佳，必然加大回路上的电感，然后增强了磁场，终究导致EMI添加。这充分说明，对电场操控欠安一般也会导致磁场按捺欠安。用来操控电路板中电磁场的办法与用来按捺IC封装中电磁场的办法大体类似。正好像PCB规划的状况，IC封装规划将极大地影响EMI。
电路中适当一部分电磁辐射是由电源总线中的电压瞬变形成的。当汇的输出级发：跳变并驱动相连的PCB线为逻辑“高”时，汇芯片将从电源中吸纳电流，供给输出级月需的能量。关于IC不断转化所发生的超高频电流而言，电源总线姑子PCB上的去辊网络止于汇的输出级。假如输出级的信号上升时刻为1.0ns，那么IC要在1.0ns这么短的时P 内从电源上吸纳满足的电流来驱动PCB上的传输线。电源总线上电压的瞬变取决于电源j线途径上的申。感、吸纳的电流以及电流的传输时刻。电压的瞬变由公式所界说，L是电流传输途径上电感的值;dj表明信号上升时刻间隔内电流的改变;dz表明d流的传输时刻（信号的上升时刻）的改变。
因为IC管脚以及内部电路都是电源总线的一部分，并且吸纳电流和输出信号的上于时刻也在必定程度上取决于汇的工艺技能，因而挑选适宜的汇就能够在很大程度上控伟上述公式中说到的三个要素。
封装特征在电磁搅扰操控中的效果
IC 封装一般包含硅基芯片、一个小型的内部PCB以及焊盘。硅基芯片装置在小型64PCB上，经过绑定线完成硅基芯片与焊盘之间的衔接，在某些封装中也能够完成直接衔接小型PCB完成硅基芯片上的信号和电源与汇封装上的对应管脚之间的衔接，这样就实到了硅基芯片上信号和电源节点的对外延伸。因而，该汇的电源和信号的传输途径包含馅基芯片、与小型PCB之间的连线、PCB走线以及汇封装的输入和输出管脚。对电容和宅感（对应于电场和磁场）操控的好坏在很大程度上取决于整个传输途径规划的好坏，某些规划特征将直接影响整个IC芯片封装的电容和电感。
先看硅基芯片与内部小电路板之间的衔接办法。许多的汇芯片都选用绑定线来实颈硅基芯片与内部小电路板之间的衔接，这是一种在硅基芯片与内部小电路板之间的极细6t电线。这种技能之所以运用广泛是因为硅基芯片和内部小电路板的热胀系数（CU）附近‘芯片自身是一种硅基器材，其热胀系数与典型的PCB资料（如环氧树脂）的热胀系数有相大的不同。如：果硅基芯片的电气衔接点直接装置在内部小PCB上的话，那么在一段相对较短的时刻之后，IC封装内部温度的改变导致热胀冷缩，这种办法的衔接就会因为开裂而失效。绑定线是一种习惯这种特别环境的引线办法，它能够接受较大负荷的曲折变形而不容易开裂
选用绑定线的问题在于，每一个信号或许电源线的电流环路面积的添加将导致电感值升高。取得较低电感值的优秀规划便是完成硅基芯片与内部PCB之间的直接衔接，也便是说硅基芯片的衔接点直接联结在 PCB的焊盘上。这就要求挑选运用一种特别的PCB板基资料，这种资料应该具有极低的热膨胀系数。而挑选这种资料将导致汇芯片全体本钱的添加，因而选用这种工艺技能的芯片并不常见，可是只需这种将硅基芯片与载体PCB直接衔接的IC存在：并且在规划方案中可行，那么选用这样的IC器材便是较好的挑选。
一般来说，在汇封装规划中，下降电感并且增大信号与对应回路之间或许电源与地之间电容是挑选集成电路芯片进程的首要考虑要素。举例来说，小间隔的外表贴装与大间隔的外表贴装：工艺比较，应该优先考虑挑选选用小间隔的外表贴装工艺封装的汇芯片，而这两种类型的外表贴装工艺封装的IC芯片都优于过孔引线类型的封装。BGA封装的汇芯片同任何常用的封装类型比较具有最低的引线电感。从电容和电感操控的视点来看，小型的封装和更细的间隔一般总是代表功能的进步。
引线结构规划的一个重要特征是管脚的分配。因为电感和电容值的巨细都取决于信号或许是电源与回来途径之间的挨近程度，因而要考虑满足多的回来途径。
电源管脚和地管脚应该成对分配，每一个电源管脚都应该有对应的地管脚相邻散布，并且在这种引线结构中应该分配多个电源管脚和地管脚对。这两方面的特征都将极大地下降电源和地之间的环路电感，有助于削减电源总线上的电压瞬变，然后下降EAdI。因为习惯上的原因，现在市场上的许多汇芯片并没有彻底遵从上述规划规矩，但IC规划和生产厂商都深刻理解这种规划办法的长处，因而在新的IC芯片规划和发布时IC厂商更注重电源的衔接。
抱负状况下，需求为每一个信号管脚都分配一个相邻的信号回来管脚（如地管脚）。实际状况并非如此，很多的IC厂商是选用其他折中办法。在BGA封装中，一种卓有成效的规划办法是在每组八个信号管脚的中心设置一个信号的回来管脚，在这种管脚摆放办法下，每一个信号与信号回来途径之间仅相差一个管脚的间隔。而关于四方扁平封装（QFP）或许其他鸥翼（gullw切g）型封装方式的IC来说，在信号组的中心放置一个信号的回来途径是不现实的，即使这样也有必要保证每隔4到6个管脚就放置一个信号回来管脚。需求留意的是，不同的汇工艺技能或许选用不同的信号回来电压。有的IC运用地管脚（如TIL器材）作为信号的回来途径，而有的 IC则运用电源管脚（如绝大多数的ECI‘器材）作为信号的回来途径，也有的IC一起运用电源管脚和地管脚（比方大多数的CMoS器材）作为信号的回来途径。因而规划工程师有必要了解规划中运用的IC芯片逻辑系列，了解它们的相关工作状况。
IC芯片中电源和地管脚的合理散布不只能够下降EMI，并且能够极大地改进地弹反射（groundboltnce）效果。当驱动传输线的器材企图将传输线下拉到逻辑低时，地弹反射却依然保持该传输线在逻辑低闭值电平之上，地弹反射或许导致电路的失效或许呈现毛病。
IC 封装中另一个需求注重的重要问题是芯片内部的PCB规划，内部PCB一般也是IC封装中最大的组成部分，在内部PCB规划时假如能够完成电容和电感的严格操控，将极大地改进体系的全体EMI功能。假如这是一个两层的PCB板，至少要求PCB板的一面为接连的地平面层，PCB板的另一面是电源和信号的布线层。更抱负的状况是四层的PCB板，中心的两层分别是电源和地平面层，外面的两层作为信号的布线层。因为汇封装内部的PCB一般都十分薄，四层板结构的规划将引出两个高电容、低电感的布线层，它特别适合于电源分配以及需求严格操控的进出该封装的输入输出信号。低阻抗的平面层能够极大地下降电源总线亡的电压瞬变，然后极大地改进EMI功能。这种受控的信号线不只有利于下降EMI，相同关于保证进出汇的信号的完整性也起到重要的效果。
