新式的高速 ADC 都具有高模仿输入带宽（约为最大采样频率的 3 到 6 倍），因而它们能够用于许多欠采样运用中。ADC 规划的最新进展极大地扩展了可用输入规模，这样体系规划人员便能够去掉至少一个中心频率级，然后下降成本和功耗。在欠采样接收机规划中必需要特别注意采样时钟，由于在一些高输入频率下时钟颤动会成为约束信噪比 (SNR) 的主要原因。
本系列文章共有三部分，“第 1 部分”要点介绍怎么精确地预算某个时钟源的颤动，以及怎么将其与 ADC 的孔径颤动组合。在“第 2 部分”中，该组合颤动将用于核算 ADC 的 SRN，然后将其与实践丈量成果比照。“第 3 部分”将介绍怎么经过改进 ADC 的孔径颤动来进一步添加 ADC 的 SNR，并会要点介绍时钟信号转化速率的优化。
第 1 部分 要点介绍怎么精确地预算某个时钟源的颤动，以及怎么将其与 ADC 的孔径颤动组合（如下）
采样进程回忆
依据 Nyquist-Shannon 采样定理，假如以至少两倍于其最大频率的速率来对原始输入信号采样，则其能够得到彻底重建。假定以 100 MSPS 的速率对高达 10MHz 的输入信号采样，则不论该信号是坐落 1 到 10MHz 的基带（首个Nyquist 区域），仍是在 100 到 110MHz 的更高 Nyquist 区域内欠采样，都没联系（请拜见图 1）。在更高（第二个、第三个等）Nyquist 区域中采样，一般被称作欠采样或次采样。可是，在 ADC 前面要求运用抗混叠过滤，以对抱负 Nyquist 区域采样，一起防止重建原始信号进程中发生搅扰。
图 1 100MSPS 采样的两个输入信号显现了混叠带来的相同采样点
时域颤动
仔细观察某个采样点，能够看到计时禁绝（时钟颤动或时钟相位噪声）是怎么构成振幅改变的。由于高 Nyquist 区域（例如，f1 = 10 MHz 到 f2 = 110 MHz）欠采样带来输入频率的添加，固定数量的时钟颤动自抱负采样点发生更大数量的振幅差错（噪声）。别的，图 2 标明时钟信号本身转化速率对采样时刻的改变发生了影响。转化速率决议了时钟信号经过零交叉点的快慢。换句话说，转化速率直接影响 ADC 中时钟电路的触发阈值。
图 2 时钟颤动构成更多快速输入信号振幅差错
假如 ADC 的内部时钟缓冲器上存在固定数量的热噪声，则转化速率也转化为计时禁绝，然后下降了 ADC 的固有窗口颤动。如图 3 所示，窗口颤动与时钟颤动（相位噪声）没有一点联系，可是这两种颤动重量在采样时刻组合在一起。图 3 还标明窗口颤动随转化速率下降而添加。转化速率一般直接取决于时钟振幅。
时钟颤动导致的 SNR 削弱
有几个要素会约束 ADC 的 SNR，例如：量化噪声（管线式转化器中一般不明显）、热噪声（其在低输入频率下约束 SNR），以及时钟颤动（SNRJitter）（请拜见下面方程式 1）。SNRJitter 部分遭到输入频率 fIN（取决于 Nyquist 区域）的约束，一起受总时钟颤动量 tJitter 的约束，其核算方法如下：
SNRJitter[dBc]=-20×log(2π×fIN×tJitter)(2)
正如咱们估计的那样，使用固定数量的时钟颤动，SNR 随输入频率上升而下降。图 4 描绘了这种现象，其显现了 400 fs 固定时钟颤动时一个 14 位管线式转化器的 SNR。假如输入频率添加十倍，例如：从 10MHz 添加到 100MHz，则时钟颤动带来的最大实践 SNR 下降 20dB。
如前所述，约束 ADC SNR 的另一个主要要素是 ADC 的热噪声，其不随输入频率改变。一个 14 位管线式转化器一般有 ~70 到 74 dB 的热噪声，如图 4 所示。咱们能够在产品说明书中找到 ADC 的热噪声，其相当于最低指定输入频率（本例中为 10MHz）的 SNR，其间时钟颤动还不是一个要素。
让咱们来对一个具有 400 fs 颤动时钟电路和 ~73 dB 热噪声的 14 位 ADC 进行剖析。低输入频率（例如：10MHz 等）下，该 ADC 的 SNR 主要由其热噪声界说。由于输入频率添加，400-fs 时钟颤动越来越占有主导，直到 ~300 MHz 时彻底接收。虽然比较 10MHz 的 SNR，100MHz 输入频率下时钟颤动带来的 SNR 每十倍频下降 20dB，可是总 SNR 仅下降 ~3.5 dB（降至 69.5dB），由于存在 73-dB 热噪声（请拜见图 5）：
现在，很明显，假如 ADC 的热噪声添加，对高输入频率采样时时钟颤动便非常重要。例如，一个 16 位 ADC 具有 ~77 到 80 dB 的热噪声层。依据图 4 所示曲线图，为了最小化 100MHz 输入频率 SNR 的时钟颤动影响，时钟颤动需为大约 150 fs 或更高。
