单片机晶振周围两个对地电容叫晶振的负载电容，别离接在晶振的两个脚上和对地的电容，一般在几十皮发。它会影响到晶振的谐振频率和输出起伏，一般订货晶振时分供货方会问你负载电容是多少。
一般单片机的晶振作业于并联谐振状况，也能够理解为谐振电容的一部分。它是依据晶振厂家供给的晶振要求负载电容选值的，换句话说，晶振的频率便是在它供给的负载电容下测得的，能最大极限的确保频率值的差错。也能确保温漂等差错。两个电容的取值都是相同的，或许说相差不大，假如相差太大，简单构成谐振的不平衡，简单构成停振或许爽性不起振。晶振负载电容值指的是晶振的沟通电路中参加振动与晶振串联或许并联的负载电容值。晶振的电路频率主要是有晶振本身决议，已然负载电容参加电路振动，必定会对频率多少起到微调效果。负载电容值越小，振动电路就会反而越高。
各种逻辑芯片的晶振引脚能够等效为电容三点式振动器。晶振引脚的内部通常是一个反相器，或许是奇数个反相器串联。在晶振输出引脚XO和晶振输入引脚XI之间用一个电阻衔接，关于CMOS芯片通常是数M到数十M欧之间。许多芯片的引脚内部现已包含了这个电阻，引脚外部就不必接了。这个电阻是为了使反相器在振动初始时处与线性状况，反相器就如同一个有很大增益的放大器，以便于起振。石英晶体也衔接在晶振引脚的输入和输出之间，等效为一个并联谐振回路，振动频率应该是石英晶体的并联谐振频率。晶体周围的两个电容接地，实践上便是电容三点式电路的分压电容，接地址便是分压点。以接地址即分压点为参考点，振动引脚的输入和输出是反相的，但从并联谐振回路即石英晶体两头来看，构成一个正反应以确保电路继续振动。在芯片设计时，这两个电容就现已构成了，一般是两个的容量持平，容量巨细依工艺和地图而不同，但终归是比较小，不一定适宜很宽的频率规模。外接时大约是数PF到数十PF，依频率和石英晶体的特性而定。需求留意的是：这两个电容串联的值是并联在谐振回路上的，会影响振动频率。当两个电容量持平时，反应系数是0.5，一般是能够满意振动条件的，但假如不易起振或振动不稳定能够减小输入端对地电容量，而添加输出端的值以进步反应量。
振动电路不匹配导致晶振不起振，影响振动电路的三个目标：频率差错、负性阻抗、鼓励电平。
①频率差错太大，导致实践频率偏移标称频率然后引起晶振不起振。
解决办法：挑选适宜的PPM值的产品。
②负性阻抗过大太小都会导致晶振不起振。晶振在作业逐步呈现停振现象，用手碰触或许用电烙铁加热晶振引脚又开端作业。
解决办法：负性阻抗过大，能够将晶振外接电容Cd和Cg的值调大来下降负性阻抗;负性阻抗太小，则能够将晶振外接电容Cd和Cg的值调小来增大负性阻抗。一般来说，负性阻抗值应满意不少于晶振标称最大阻抗3-5倍。
③鼓励电平过大或许过小也将会导致晶振不起振，鼓励电平过大则或许呈现晶振在作业中发烫，逐步呈现停振现象。
解决办法：经过调整电路中的Rd的巨细来调理振动电路对晶振输出的鼓励电平。一般来说，鼓励电平越小越好，处理功耗低之外，还跟振动电路的稳定性和晶振的使用寿命有关。
晶振PCB布线：在PCB布线时，晶振电路的走线尽或许的短直，并尽或许接近MCU，尽量下降振动电路中的杂散电容对晶振的影响；PCB布线的时分，尽量不要在晶振下面走信号线，防止对晶振发生电磁搅扰，然后导致振动电路不稳定。带有晶振的电路板一般不主张用超声波清洗，防止发生共振而损坏晶振导致不良。
在PCB上的方位：假如你的PCB板比较大，晶振尽量靠边一些，这是由于晶振规划在中心方位会因PCB板变形发生的机械张力而受影响，或许呈现不良；假如你的PCB板比较小，晶振方位尽量往中心靠，不要规划在边缘方位，这是由于PCB板小，一般SMT过回流焊都是多拼板，在分板的时分发生的机械张力会对晶振有影响，或许发生不良。
责任编辑；zl
