1 FIFO概述
FIFO芯片是一种具有存储功用的高速逻辑芯片，可在高速数字体系顶用作数据缓存。FIFO一般运用双口RAM和读写地址发生模块来完成其功用。FIFO的接口信号包含异步写时钟（wr-clk）和读时钟（rd-clk）、与写时钟同步的写有用（wren）和写数据（wr-data）、与读时钟同步的读有用（rden）和读数据（rd-data）。写地址发生模块一般还依据读地址和写地址来发生FIFO的满标志。读地址发生模块一般依据读地址和写地址的差来发生FIFO的空标志。
为了完成正确的读写和防止FIFO的上溢或下溢，一般还应给出与读时钟和写时钟同步的FIFO的空标志（empty）和满标志（full），以制止读写操作。写地址发生模块一般依据写时钟和写有用信号来发生递加的写地址，而读地址发生模块则依据读时钟和读有用信号来发生递加的读地址。
FIFO一般在操作时，首先在写时钟wr clk的上升沿且当wren有用时，将wrdata写入双口RAM中写地址对应的方位中，然后将读地址对应的双口RAM中的数据输出到读数据总线上，这样就可完成先进先出功用。读写操作一般会主动拜访存储器中接连的存储单元。从FIFO中读出的数据次序与写入的次序相同，而地址的次序则在内部现已预先界说好，因而，对FIFO芯片的操作不需求额定的地址信息。别的，FIFO芯片还能供给对读／写指针的复位功用。 2 IDT72V3680简介
2．1 IDT72V3680功用特色
IDT72V3680归于IDT公司的高密度supersyncTMⅡ36位系列存储器IDT72V3640～3690中的一种，其存储结构为16，384×36。这一系列CMOS工艺的FIFO（先入先出）芯片具有极大的深度。其基本功用特色如下：
- 对读／写口都可进行灵敏的总线宽度设置，可挑选不同的输入／输出数据线宽度（可在36 in 36 out；36 in 18 out；36in 9 out；18 in 36 out；9in 36 out中挑选）；
- 重传操作延时很低且固定；
- 首字的写入到读出的延时很低且固定；
- 数据密度高达1Mbit；
- 操作时钟可达166MHz；
- 可选大／小字节摆放格局；
- 主复位方法可供给FIFO全体清零，部分复位只清掉存储数据，但保存可编程设置项；
- 简直空／满标志置位或无效操作可挑选同步或异步时刻方法；
- 具有两种时刻作业方法，分别为IDT规范方法（选用
和
标志位）和FWFT首字直传方法（选用
标志位）； - 读写操作选用独立时钟，并可异步操作；
- 选用TQFP（128引脚）和PBGA（144引脚）两种封装方法，其间PBGA封装方法不只可用JTAG口供给鸿沟扫描功用，还可挑选同步或许异步读写操作（只对PBGA封装）；
- 与5V输入兼容；
- 具有节电方法；
- 管脚可与更高密度的芯片IDT72V36100和IDT72V36110兼容。
IDT72V3680的内部结构框图如图1所示。
2．2 运用关键
IDT72V3680系列产品在运用中，一般应留意以下几点：
（1）两种可挑选的时刻运转方法的差异
在主复位时，FWFT／SI信号电平为低表明挑选IDT规范方法，不然表明挑选首位字直传方法FWFT。在两种不同方法下，其输出的标志信号也有所不同，其间、为IDT规范方法；
（输出准备好）
输入准备好）为FWFT方法。另一个差异是在FWFT方法下，第一个写入字在三个读时钟上升沿后将直接传到输出Qn上，而不需求
信号有用，今后写入的字则需求信号有用才干通过Qn传出；而在IDT方法下，写入字都需求有用才干读出数据。别的，FWFT在深度扩展时，FIFO可串行衔接，即上一个FIFO的Qn直接衔接下一个FI－FO的Dn，而无需额定操控逻辑。
（2）两种复位操作
IDT72V3680有主复位（MRS）和部分复位（PRS）两种方法（都归于异步操作）。当主复位发动后，读写指针都指向第一个数据方位，简直空标志置低，简直满标志和半满标志置高，一起，输入／输出的总线宽度、可编程标志位的同／异步方法以及是否需求去掉字节中的校验位均被确认，输出寄存器初始化为全零，上电即进行复位，今后才可进行写操作。而当部分复位后，只要读写指针复位，简直空标志置低，简直满标志和半满标志置高电平，其他各种运转方法不变，部分复位可在操作进行中进行复位，当通过编程设定的偏置值不抱负时，可随时调用。
