有经历的电源开发者都知道，在PCB规划过程中便对EMI进行按捺，便可以在最大程度上在最终的过程中为EMI按捺的规划节约十分多的时刻。本文将为我们解说PCB傍边EMI规划中的标准过程，感兴趣的朋友快来看一看吧。
IC的电源处理
确保每个IC的电源PIN都有一个0.1UF的去耦电容，关于BGACHIP，要求在BGA的四角别离有0.1UF、0.01UF的电容共8个。对走线的电源特别要留意加滤波电容，如VTT等。这不仅对稳定性有影响，对EMI也有很大的影响。
时钟线的处理
1)主张先走时钟线。
2)频率大于等于66M的时钟线，每条过孔数不要超越2个，均匀不得超越1.5个。
3)频率小于66M的时钟线，每条过孔数不要超越3个，均匀不得超越2.5个
4)长度超越12inch的时钟线，假如频率大于20M，过孔数不得超越2个。
5)假如时钟线有过孔，在过孔的相邻方位，在第二层(地层)和第三层(电源层)之间加一个旁路电容、如图2.5-1所示，以确保时钟线换层后，参阅层(相邻层)的高频电流的回路接连。旁路电容地点的电源层有必要是过孔穿过的电源层，并尽可能地接近过孔，旁路电容与过孔的距离最大不超越300MIL。
6)一切时钟线原则上不行以穿岛。下面列举了穿岛的四种景象。
跨岛出现在电源岛与电源岛之间。此刻时钟线在第四层的反面走线，第三层(电源层)有两个电源岛，且第四层的走线有必要跨过这两个岛.
跨岛出现在电源岛与地岛之间。此刻时钟线在第四层的反面走线，第三层(电源层)的一个电源岛中心有一块地岛，且第四层的走线有必要跨过这两个岛。
跨岛出现在地岛与地层之间。此刻时钟线在第一层走线，第二层(地层)的中心有一块地岛，且第一层的走线有必要跨过地岛，相当于地线被中止。
时钟线下面没有铺铜。若条件约束真实做不到不穿岛，确保频率大于等于66M的时钟线不穿岛，频率小于66M的时钟线若穿岛，有必要加一个去耦电容构成镜像通路。以图6.1为例，在两个电源岛之间并接近跨岛的时钟线，放置一个0.1UF的电容。
当面对两个过孔和一次穿岛的取舍时，选一次穿岛。
时钟线要远离I/O一侧板边500MIL以上，而且不要和I/O线并行走，若真实做不到，时钟线与I/O口线距离要大于50MIL。
时钟线走在第四层时，时钟线的参阅层(电源平面)应尽量为时钟供电的那个电源面上，以其他电源面为参阅的时钟越少越好，别的，频率大于等于66M的时钟线参阅电源面有必要为3.3V电源平面。
时钟线打线时线距离要大于25MIL。
时钟线打线时进去的线和出去的线应该尽量远。尽量防止相似图A和图C所示的打线方法，若时钟线需换层，防止选用图E的打线方法，选用图F的打线方法。
时钟线衔接BGA等器材时，若时钟线换层，尽量防止选用图G的走线方式，过孔不要在BGA下面走，最好选用图H的走线方式。
留意各个时钟信号，不要疏忽任何一个时钟，包含AUDIOCODEC的AC_BITCLK，特别留意的是FS3-FS0，尽管说从称号上看不是时钟，但实际上跑的是时钟，要加以留意。
ClockChip上拉下拉电阻尽量接近ClockChip。
I/O口的处理
各I/O口包含PS/2、USB、LPT、COM、SPEAKOUT、GAME分红一块地，最左与最右与数字地相连，宽度不小于200MIL或三个过孔，其他地方不要与数字地相连。
若COM2口是插针式的，尽可能接近I/O地。
I/O电路EMI器材尽量接近I/OSHIELD。
I/O口处电源层与地层独自划岛，且Bottom和TOP层都要铺地，不许信号穿岛(信号线直接拉出PORT，不在I/OPORT中长距离走线)。
几点阐明
A.对EMI规划标准，规划工程师要严格遵守，EMI工程师有查看的权利，违反EMI规划标准而导至EMI测验FAIL，职责由规划工程师承当。
B.EMI工程师对规划标准担任，对严格遵守EMI规划标准，但仍然EMI测验FAIL，EMI工程师有职责给出解决方案，并总结到EMI规划标准中来。
C.EMI工程师对每一个外设口的EMI测验负有职责，不行漏测。
D.每个规划工程师有对该规划标准作修正的主张权和质疑的权利。EMI工程师有职责答复质疑，对工程师的主张经过试验后证明后参加规划标准。
E.EMI工程师有职责下降EMI规划的本钱，削减磁珠的运用个数。
