FPGA(Field-Program mable Gate Array)，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器材的根底上进一步开展的产品。它是作为专用集成电路(ASIC)范畴中的一种半定制电路而呈现的，既处理了定制电路的缺乏，又克服了原有可编程器材门电路数有限的缺陷。所以，要想玩转FPGA,就有必要了解FPGA内部的作业原理，学习怎么运用这些单元完结杂乱的逻辑规划。
(一)FPGA的作业原理
FPGA一般来说比ASIC(专用集成芯片)的速度要慢，无法完结杂乱的规划，可是功耗较低。可是 他们也有许多的长处比方能够快速制品，能够被修改来改正程序中的过错和更廉价的造价。厂商也或许会供给廉价的可是修改才能差的FPGA.由于这些芯片有比 较差的可修改才能，所以这些规划的开发是在一般的FPGA上完结的，然后将规划转移到一个相似于ASIC的芯片上。
FPGA选用了逻辑单元阵列LCA(Logic Cell Array)这样一个概念，内部包含可装备逻辑模块CLB(Configurable Logic Block)、输出输入模块IOB(Input Output Block)和内部连线(Interconnect)三个部分。 现场可编程门阵列(FPGA)是可编程器材，与传统逻辑电路和 门阵列(如PAL,GAL及CPLD器材)比较，FPGA具有不同的结构。FPGA运用小型查找表(16×1RAM)来完结组合逻辑，每个查找表衔接到一 个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O,由此构成了既可完结组合逻辑功用又可完结时序逻辑功用的根本逻辑单元模块，这些模块间运用 金属连线相互衔接或衔接到I/O模块。FPGA的逻辑是经过向内部静态存储单元加载编程数据来完结的，存储在存储器单元中的值决议了逻辑单元的逻辑功用以及各模块之间或模块与I/O间的联接方法，并终究决议了FPGA所能完结的功用，FPGA答应无限次的编程。
(二) FPGA规划的根底问题
FPGA的根底便是数字电路和VHDL语 言，想学好FPGA的人，主张床头都有一本数字电路的书，不管是哪个版其他，这个是根底，多了解也有助于构成硬件规划的思维。在言语方面，主张初学者学习 Verilog言语，VHDL言语语法规范严厉，调试起来很慢，Verilog言语简略上手，并且，一般大型企业都是用Verilog言语，VHDL言语 规范，易读性强，所以一般军工都用VHDL.
1、东西问题
了解几个常用的就能够的，开发环境QuartusII ,或ISE 就能够了，这两个根本是相通的，会了哪一个，其他的那个也就很Easy了。功用仿真主张运用Modelsim ,假如你是做芯片的，就能够学学其他仿真东西，做FPGA的，Modelsim就足够了。归纳东西一般用Synplify,初学先不必太关怀这个，用 Quartus归纳就OK了。
2、思维问题
关于初学者，特别是从软件转过来的，规划的程序既费资源又速度慢，并且很有或许归纳不了，这就要求咱们了解一些固定模块的写法，可归纳的模块许多书上都有，言语介绍上都有，不要想当然的用软件的思维去写硬件。
3、习气问题
FPGA学习要多操练，多仿真，signaltapII是很好的东西，能够看到每个信号的实在值， 主张初学者一定要自己多着手，光看书是没用的。关于英文文档问题，假如要学会Quartus II的一切功用，只需看它的handbook就能够了，很具体，关于IT工作的人，大部分常识来历都是英文文档，一定要耐性看，会从中收成许多的。
4、算法问题
做FPGA的工程师，最终一般都是专攻算法了，这些根底常识都是随手捏来的，假如你没有做好搞理论 的预备，学FPGA一直只能停留在初级阶段上。关于初学者，数字信号处理是根底，应该好好了解，往更深的方向，不必什么都学，依据你今后从事的方向，比方 说通讯、图画处理，雷达、声纳、导航定位等。
(三) FPGA的装备方式
FPGA有多种装备方式：并行主方式为一片FPGA加一片EPROM的方法;主从方式能够支撑一片PROM编程多片FPGA;串行方式能够选用串行PROM编程FPGA;外设方式能够将FPGA作为微处理器的外设，由微处理器对其编程。
怎么完结快速的时序收敛、下降功耗和本钱、优化时钟办理并下降FPGA与PCB并行规划的杂乱性等问题，一直是选用FPGA的体系规划工程师需求考虑的要害问题。现在，跟着FPGA向更高密度、更大容量、更低功耗和集成更多IP的方向开展，体系规划工 程师在从这些优异功用获益的一起，不得不面临由于FPGA史无前例的功用和才能水平而带来的新的规划应战。
(四) FPGA规划的三大规律
榜首 面积与速度的交换
这儿的面积指的是FPGA的芯片资源，包含逻辑资源和I/O资源等;这儿的速度指的是FPGA作业 的最高频率(和DSP或许ARM不同，FPGA规划的工 作频率是不固定的，而是和规划自身的推迟严密相连)。 在实践规划中，运用最小的面积规划出最高的速度是每一个开发者寻求的方针，可是“鱼和熊掌不行兼得”,取舍之间展现了一个开发者的才智。
1.速度换面积
速度优势能够交换面积的节省。面积越小，就意味着能够用更低的本钱来完结产品的功 能。速度换面积的准则在一些较杂乱的算法规划中常常会用到。在这些算法规划中，流水线规划常常是有必要用到的技能。在流水线的规划中，这些被重复运用可是使 用次数不同的模块将会占用很多的FPGA资源。对FPGA的规划技能进行改造，将被重复运用的算法模块提炼出最小的复用单元，并运用这个最小的高速替代原 规划中被重复运用但次数不同的模块。当然，在改造的进程中必然会添加一些其他的资源来完结这个替代的进程。可是只需速度具有优势，那么添加的这部分逻辑依 然能够完结下降面积进步速度的意图。
能够看到，速度换面积的要害是高速根本单元的复用。
2.面积换速度
在这种方法中面积的仿制能够交换速度的进步。支撑的速度越高，就意味着能够完结更高的产品功用。一些重视产品功用的使用范畴能够选用并行处理技能，完结面积换速度。
第二 硬件可完结准则
FPGA规划通常会运用HDL言语，比方Verilog HDL或许VHDL.当选用HDL言语来描绘一个硬件电路功用的时分，一定要保证代码描绘的电路是硬件可完结的。
Verilog HDL言语的语法与C言语很相似，可是它们之间有着实质的差异。C言语是根据进程的高档言语，编译后能够在CPU上运转。而Verilog HDL言语描绘的自身便是硬件结构，编译后是硬件电路。因而，有些句子在C言语的环境中使用是没有问题的，可是在HDL言语环境下就会导致成果不正确或许 不抱负。
在C言语中运转没有任何问题，可是在Verilog HDL的环境下编译就会导致归纳后的资源严峻糟蹋。
第三 同步规划准则
同步电路和异步电路是FPGA规划的两种根本电路结构方式。
异步电路的最大缺陷是会发生毛刺。同步规划的中心电路是由各种触发器构成的。这类电路的任何输出都是在某个时钟的边缘驱动触发器发生的。所以，同步规划能够很好地防止毛刺的发生。
(五) FPGA规划的首要使用
1、电路规划
衔接逻辑，操控逻辑是FPGA前期发挥作用比较大的范畴也是FPGA使用的柱石。事实上在电路规划 中使用FPGA的难度仍是比较大的这要求开发者要具有相应的硬件常识(电路常识)和软件使用才能(开发东西)这方面的人才总是紧缺的，往往都从事新技能， 新产品的开发成功的产品将变成商场干流根底产品供产品规划者使用在不远的将来，通用和专用IP的规划将成为一个抢手工作!搞电路规划的条件是有必要要具有一 定的硬件常识。在这个层面，干重于学，当然，快速入门是很重要的，越好的位子越不等人电路开发是黄金饭碗。
2、产品规划
把相对老练的技能使用到某些特定范畴如通讯，视频，信息处理等等开宣布满意工作需求并能被工作客户 承受的产品这方面首要是FPGA技能和专业技能的结合问题，其他还有便是与专业客户的界面问题产品规划还包含专业东西类产品及民用产品，前者重点在功用， 后者对价格灵敏产品规划以完结产品功用为首要意图，FPGA技能是一个完结手法在这个范畴，FPGA由于具有接口，操控，功用IP,内嵌CPU等特征有条 件完结一个结构简略，固化程度高，功用全面的体系产品规划将是FPGA技能使用最广阔的商场，具有极大的爆发性的需求空间产品规划对技能人员的要求比较 高，路程也比较绵长不过现在整个工作正处在组成“首发团队”的状况，只需参加，出路光亮产品规划是一种工作开展方向定位，不是简略的喜好就能做到的!产品 规划范畴会造就很多的企业和企业家，是一个开展热门和时机。
3、体系级
体系级的使用是FPGA与传统的计算机技能结合，完结一种FPGA版的计算机体系，完结一个根本环境，在这个平台上跑LINUX等体系，这个体系也就支撑各种规范外设和功用接口(如图象接口)了这关于快速构成FPGA大型体系来讲是很有协助的。这种“山寨”味很浓的体系前期优势不一定很明显，相似ARM体系的境况但若能渐渐发挥出FPGA的优势，逐步完结一些特征体系也是一种开展方向。若在体系级使用中，开发人员不具有体系的扩大开发才能，仅仅搞搞编程是没什么含义的，当然设备驱动程序的开发是另一种状况，搞体系级使用看似起点高，但不具有深层开发才能，很或许会变成喜好者，就如许多人会做网页但不能称做会编程。相似以上是几点个人观点，希望能协助想学FPGA但很茫然无措的人理一理思路。这是一个不错的工作，有很好的个人成功时机。但也肯定是一个竞赛很剧烈的工作，要害看的便是速度和深度当然还有商场适应才能。
