System Generator是Xilinx公司进行数字信号处理开发的一种规划东西，它经过将Xilinx开发的一些模块嵌入到Simulink的库中，能够在Simulink中进行定点仿真，但是设置定点信号的类型，这样就能够比较定点仿真与浮点仿真的差异。而且能够生成HDL文件，或许网表，能够再ISE中进行调用。或许直接生成比特流下载文件。能够加速DSP体系的开发进度。
用System Generator进行仿真
1、有必要包含的模块：Gateway In、Gateway Out、System Generator、以及Xilinx定点运算单元。
2、关于体系规划中有准确时钟约束的外部接口模块，运用System Generator规划不是最佳办法，此刻能够运用HDL等办法完成，然后经过System Generator东西供给的Black Box导入Sysgen工程中即可。
System Generator Blockset
1、首要包含：Xilinx Blockset、Xilinx Preference Blockset 和 Xilinx XtremDSP Kit三个库函数块。
2、Xilinx Blockset包含了一切在Simulink中构建数字信号处理体系和其他FPGA数字体系的模块。
3、Xilinx Preference Blockset 是更高层次的模块，都是由Xilinx Blockset中的模块组成的，降低了开发难度，而且具有较高的可靠性。
信号数据类型
1、Xilinx Block的输出格局能够设定为：Full precision和User-defined precision
Full precision：会在运算中主动进行位宽扩展
User-defined precision：对输出成果进行截位（wrap）或饱满（saturate）处理（用户设置）。
2、在System Generator中，点击Format –> Port/Signal Displays –> Port Data Type 即可显现每个模块输入输出的数据类型。
3、当Simulink无法确认数据类型和采样速率时，会报错，一般这种状况呈现在有反应的状况下。这时能够经过增加一个Assert模块对信号进行强制拟定或从头界说。且不占用硬件资源。
4、Gateway In能够设定Sample Period，值越大，采样点越少。一般来说，关于同一组Gateway In，sample period应该是相同的，即采样率时相同的。所以当修正一个Gateway In的Sample Period时，记住一起更新同一级的Gateway In的Sample Period。
5、采样率改换，运用模块：Up sample和Down sample。System Generator中不同色彩代表不同的采样率。能够点击Format –> Sample TIme Colors
运用Matlab发生测验向量
1、运用From Workspace block发生测验向量。留意数据有必要是2xn矩阵：
colume 1 = TIme values
colume 2 = data values
例如：[1:101; sin(2*pi*[0:.01:1])]
2、运用To workspace block将sysgen数据输出到MATLAB进行剖析
时钟周期
1、Simulink system period为Simulink仿真时钟周期，该周期有必要是规划中一切采样周期的最大公因子，比方体系中有3个采样周期（2、3、4），那么Simulink system period为1。
2、假如FPGA体系时钟周期是10ns，那么Simulink体系周期，2s、3s、4s三个采样周期别离对应FPGA器材完成时的10ns、20ns、30ns、40ns。另一种做法是将Simulink体系周期就界说成FPGA的体系周期，这样省去了时钟周期间的换算。
3、能够用Clock Enable Probe模块来完成潜在的时钟使能信号。
