2.2.1 FPGA管脚规划
FPGA的管脚首要包括：用户I/O（User I/O）、装备管脚、电源、时钟及特别运用管脚等。其间有些管脚可有多种用处，所以在规划FPGA电路之前，需求仔细的阅览相应FPGA的芯片手册。
下面以Altera公司的Cyclone系列FPGA为例，介绍FPGA的各种功用管脚。
（1）用户I/O。
I/Onum（LVDSnumn）：可用作输入或输出，或许双向口，一起可作为LVDS差分对的负端。其间num表明管脚序号。
一般在制作FPGA原理图时，将同一种功用和用处的管脚放在一个框图中，如图2.3所示是用户I/O的原理图。
（2）装备管脚。
- MSEL[1..0]：用于挑选装备形式。FPGA有多种装备形式，比方主动、被迫、快速、正常、串行、并行等，能够此管脚进行挑选。
- DATA0：FPGA串行数据输入，衔接至装备器材的串行数据输出管脚。
- DCLK：FPGA串行时钟输出，为装备器材供给串行时钟。
- nCSO（I/O）：FPGA片选信号输出，衔接至装备器材的nCS管脚。
- ASDO（I/O）：FPGA串行数据输出，衔接至装备器材的ASDI管脚。
- nCEO：下载链器材使能输出。在一条下载链（Chain）中，当第一个器材装备完成后，此信号将使能下一个器材开端进行装备。下载链的最终一个器材的nCEO应悬空。
图2.3 FPGA用户I/O原理图
- nCE：下载链器材使能输入，衔接至上一个器材的nCEO。下载链第一个器材的nCE接地。
- nCONFIG：用户形式装备起始信号。
- nSTATUS：装备状况信号。
- CONF_DONE：装备完毕信号。
如图2.4所示是FPGA装备管脚原理图。
图2.4 FPGA装备管脚原理图
（3）电源管脚。
- VCCINT：内核电压。一般与FPGA芯片所选用的工艺有关，例如130nm工艺为1.5V，90nm工艺为1.2V。
- VCCIO：端口电压。一般为3.3V，还能够支撑挑选多种电压，如5V、1.8V、1.5V等。
- VREF：参阅电压。
- GND：信号地。
（4）时钟管脚。
- VCC_PLL：锁相环管脚电压，直连续VCCIO。
- VCCA_PLL：锁相环模仿电压，一般经过滤波器接到VCCINT上。
- GNDA_PLL：锁相环模仿地。
- GNDD_PLL：锁相环数字地。
- CLKnum(LVDSCLKnump)：锁相环时钟输入。支撑LVDS时钟输入，p接正端，num表明PLL序号。
- CLKnum(LVDSCLKnumn)：锁相环时钟输入。支撑LVDS时钟输入，n接负端，num表明PLL序号。
- PLLnum_OUTp(I/O)：锁相环时钟输出。支撑LVDS时钟输入，p接正端，num表明PLL序号。
- PLLnum_OUTn(I/O)：锁相环时钟输出。支撑LVDS时钟输入，n接负端，num表明PLL序号。
如图2.6所示是FPGA时钟管脚原理图。
图2.5 FPGA电源管脚原理图 图2.6 FPGA时钟管脚原理图
别的，FPGA的管脚中，有一些是大局时钟，这些管脚在FPGA中现已做好了时钟树。运用这些管脚作为要害时钟或信号的布线能够获得最佳功用。
（5）特别管脚。
- VCCPD：用于挑选驱动电压。
- VCCSEL：用于操控装备管脚和锁相环相关的输入缓冲电压。
- PORSEL：上电复位选项。
- NIOPULLUP：用于操控装备时所运用的用户I/O的内部上拉电阻是否作业。
- TEMPDIODEn/p：用于相关温度灵敏二极管。
2.2.2 下载装备与调试接口电路规划
FPGA是SRAM型结构，自身并不能固化程序。因而FPGA需求一片Flash结构的装备芯片来存储逻辑装备信息，用于进行上电装备。
以Altera公司的FPGA为例，装备芯片分为串行（EPCSx系列）和并行（EPCx系列）两种。其间EPCx系列为老款装备芯片，体积较大，价格高。而EPCSx系列芯片与之比较，体积小、价格低。
别的，除了运用Altera公司的装备芯片，也能够运用Flash+CPLD的方法去装备FPGA。
在把程序固化到装备芯片之前，一般先运用JTAG形式去调试程序，也便是把程序下载到FPGA芯片上运转。虽然这种方法在断电今后程序会丢掉，可是充分利用了FPGA的无限擦写性。
所以一般FPGA有两个下载接口：JTAG调试接口和AS（或PS）形式下载接口。所不同的是前者下载至FPGA，后者是编程装备芯片（如EPCSx），然后再装备FPGA。
如图2.7和图2.8所示分别是JTAG形式和AS形式的电路原理图。
图2.7 JTAG形式原理图
2.2.3 高速SDRAM存储器接口电路规划
SDRAM可作为软嵌入式体系的（NIOS II）的程序运转空间，或许作为很多数据的缓冲区。SDRAM是通用的存储设备，只需容量和数据位宽相同，不同公司出产的芯片都是兼容的。
一般比较常用的SDRAM包括现代HY57V系列、三星K4S系列和美光MT48LC系列。例如，4M×32位的SDRAM，现代公司的芯片类型为HY57V283220，三星公司的为K4S283232，美光公司的为MT48LC4M32。这几个类型的芯片能够彼此替换。SDRAM典型电路如图2.9所示。
图2.8 AS形式原理图
图2.9 SDRAM典型电路
2.2.4 异步SRAM（ASRAM）存储器接口电路规划
因为ASRAM的读写时序相对比较简略，因而一般运用SRAM作为数据的缓冲，但其本钱相对SDRAM高。并且作为异步设备，ASRAM关于时钟同步的要求也不高，能够在低速下运转。ASRAM首要为8位和16位数据宽度，用户可根据需求进行挑选。ASRAM的典型电路如图2.10所示。
图2.10 ASRAM典型电路
2.2.5 Flash存储器接口电路规划
Flash可作为软嵌入式体系的程序存储空间，或许作为程序的固件空间。最常运用的是AMD公司或许Intel公司的Flash。在小容量的Flash挑选上，AMD公司的Flash性价比较高，而高容量的Flash挑选上，Intel公司的Flash性价比较高。
Flash相同也能够经过设置完成8位和16位的数据位宽，下面是几种典型的Flash运用。
16位形式下的（AMD）Flash衔接如图2.11所示。
8位形式下的（AMD）Flash衔接如图2.12所示。
8位形式下（Intel）Flash衔接如图2.13所示。
图2.11 16位形式下（AMD）Flash衔接
图2.12 8位形式下（AMD）Flash衔接
图2.13 8位形式下（Intel）Flash衔接
2.2.6 开关、按键与发光LED电路规划
发光LED参阅电路如图2.14所示。
图2.14 数码管参阅电路
拨码开关参阅电路如图2.15所示。
图2.15 拨码开关参阅电路
按键开关参阅电路如图2.16所示。
图2.16 按键开关参阅电路
2.2.7 VGA接口电路规划
赤色飓风开发板供给了VGA显现功用与接口，能够用一般的VGA电缆衔接到计算机的显现器上。VGA 衔接器界说如图2.17所示。
图2.17 VGA衔接器界说
包括的信号有Red（R）、Green（G）、Blue（B）、Horizontal Sync（水平扫描HS）以及Vertical Sync（笔直扫描 VS）。体系结构示意图如图2.18所示。
图2.18 VGA接口结构示意图
2.2.8 PS/2鼠标及键盘接口电路规划
前期的PS/2鼠标及键盘选用5V电压规范，现在的PS/2鼠标及键盘首要选用3.3V电压规范，如图2.19所示的参阅电路能够完成对两种规范的兼容。
图2.19 PS/2参阅电路
2.2.9 RS-232串口
RS-232接口界说如表2.1所示。
表2.1 RS-232接口界说表
|
25芯 |
9芯 |
信号方向来自 |
缩 写 |
描 述 |
|
2 |
3 |
PC |
TXD |
发送数据 |
|
3 |
2 |
调制解调器 |
RXD |
接纳数据 |
|
4 |
7 |
PC |
RTS |
恳求发送 |
|
5 |
8 |
调制解调器 |
CTS |
答应发送 |
|
6 |
6 |
调制解调器 |
DSR |
通讯设备准备好 |
|
7 |
5 |
GND |
信号地 |
|
|
8 |
1 |
调制解调器 |
CD |
载波检测 |
|
20 |
4 |
PC |
DTR |
数据终端准备好 |
|
22 |
9 |
调制解调器 |
RI |
响铃指示器 |
DTE DCE设备信号电流方向如表2.2所示。
表2.2 DTE DCE设备信号电流方向表
|
9芯DTE |
25芯DTE |
电 流 方 向 |
缩写DCE |
描绘DCE |
|
3 |
2 |
DTE→DCE |
2 |
3 |
|
2 |
3 |
DTE←DCE |
3 |
2 |
|
7 |
4 |
DTE→DCE |
4 |
7 |
|
8 |
5 |
DTE←DCE |
5 |
8 |
|
6 |
6 |
DTE←DCE |
6 |
6 |
|
5 |
7 |
DTE←DCE |
7 |
5 |
|
1 |
8 |
DTE←DCE |
8 |
1 |
|
4 |
20 |
DTE→DCE |
20 |
4 |
|
9 |
22 |
DTE←DCE |
22 |
9 |
RS-232参阅电路如图2.20所示。
图2.20 RS-232参阅电路
2.2.10 字符型液晶显现器接口电路规划
字符型液晶显现器电路原理图如图2.21所示。
第1脚：VSS为地电源。
第2脚：VDD接5V正电源。
第3脚：V0为液晶显现器对比度调整端，接正电源时对比度最弱，接地电源时对比度最高，对比度过高时会发生“鬼影”，运用时能够经过一个10kW的电位器调整对比度。
第4脚：RS为寄存器挑选线，高电平时挑选数据寄存器低电平时挑选指令寄存器。
第5脚：RW为读写信号线，高电平时进行读操作，低电平时进行写操作。当RS和RW共同为低电平时能够写入指令或许显现地址，当RS为低电平、RW为高电平时能够读忙信号，当RS为高电平、RW为低电平时能够写入数据。
第6脚：E端为使能端，当E端由高电平跳变成低电平时，液晶模块履行命令。
第7～14脚：D0～D7为8位双向数据线。
图2.21 字符型液晶显现器电路原理图
2.2.11 USB 2.0接口芯片CY7C68013电路规划
经过开发体系上的USB接口，能够用USB电缆直接将体系与主机（比方PC机）相连。USB接口运用了Cypress公司的CY7C68013芯片来完成，其电路原理图如图2.22所示。
图2.22 CY7C68013原理图
1．芯片介绍
Cypress Semiconductor公司的EZ-USB FX2是世界上第一款集成USB 2.0的微处理器。它集成了USB 2.0收发器、SIE（智能串行引擎）、增强的8051微操控器和可编程的外围接口。FX2这种独创性结构可使数据传输率到达56MB/s，即USB 2.0答应的最大带宽。
在FX2中，智能SIE能够硬件处理许多USB 1.1和USB 2.0协议，然后减少了开发时刻和确保了USB的兼容性。GPIF（General Programmable Interface）和主/从端点FIFO（8位或16位数据总线）为ATA、UTOPIA、EPP、PCMCIA和DSP等供给了简略和无缝衔接接口。
CY7C68013集成了以下特性。
（1）USB 2.0收发器、SIE（智能串行引擎）和增强性8051微处理器。
（2）软件运转。8051程序从内部RAM开端运转，可凭借下列几种方法进行程序装载。
- 经过USB下载。
- 从EEPROM中装载。
- 经过外部存储器设备。
（3）4个可编程（BULK/INTERRUPT/ISOCHRONOUS）端点，可选双缓冲、三缓冲和四缓冲。
（4）8位或16位外部数据接口。
（5）通用可编程接口（GPIF）。
- 能够直接衔接到并口，分为8位和16位。
- 可编程波形描绘符和装备寄存器。
- 支撑多个Ready输入和Control输出。
（6）集成规范8051内核，且具有下列增强特性。
- 能够到达48MHz时钟。
- 每条指令占4个时钟周期。
- 2个UARTS。
- 3个守时/计数器。
- 扩展的中止体系。
- 两个数据指针。
（7）选用3.3V电源体系。
（8）矢量USB中止。
（9）独立的数据缓冲区供SETUP和DATA包操控传输。
（10）集成I2C操控器，运转速度可达100kHz。
（11）4个FIFO，可与ASIC和DSP等无缝衔接。
（12）专门的FIFO和GPIF主动矢量中止。
（13）可用于DSL Modems、ATA接口、相机、Home PNA、WLAN、MP3播放器、网络等。
2．USB发动方法和枚举
上电时，内部逻辑会查看衔接到I2C总线上的EEPROM中的第一个字节（0xC0或0xC2）。假如是0xC0，就会运用EEPROM中的VID/PID/DID来代替内部存储值；假如是0xC2，内部逻辑就会把EEPROM中的内容装入到内部RAM中；假如没有查看到EEPROM，FX2就会运用内部存储的描绘符来枚举。其缺省值是0x04B4/ 0x8613/ 0xxxyy。
当初次刺进USB时，FX2会经过USB电缆主动枚举并下载固件和USB描绘符表。然后FX2将再次枚举，经过下载的信息来界说设备。这两个过程就叫做重枚举，当设备刺进时它们就当即履行。
3．程序/数据存储器
（1）内部数据RAM。
FX2的内部数据RAM被分红3个不同的区域：低（LOW）128字节，高（Upper）128字节和特别功用寄存器（SFR）空间。低128字节和高128字节是通用RAM，SFR包括FX2操控和状况寄存器。
（2）外部程序存储器和数据存储器。
FX2有8KB片上RAM（坐落0x0000～0x1FFF范围内）和512字节Scratch RAM（坐落0xE000～0xE1FF）。虽然Scratch RAM从物理上来说坐落片内，可是经过固件能够把它作为外部RAM相同来寻址。FX2保存7.5KB（0xE200～0xFFFF）数据地址空间作为操控/状况寄存器和端点缓冲器。
|
留意 |
只要数据内存空间保存，而程序内存（0xE000～0xFFFF）并不保存。 |
4．端点缓冲区
FX2包括3个64字节端点缓冲区和4KB可装备成不同方法的缓冲，其间3个64字节的缓冲区为EP0、EP1IN和EP1OUT。
EP0作为操控端点用，它是一个双向端点，既可为IN也可为OUT。当需求操控传输数据时，FX2固件读写EP0缓冲区，可是8个SETUP字节数据不会呈现在这64字节EP0端点缓冲区中。
EP1IN和EP1OUT运用独立的64字节缓冲区，可装备为BULK、INTERRUPT或ISOCHRONOUS传输方法，这两个端点和EP0相同只能被固件拜访。这一点与大端点缓冲区EP2、EP4、EP6和EP8不同，这4个端点缓冲区首要用来和片上或片外进行高带宽数据传输而无需固件的参加。EP2、EP4、EP6和EP8是高带宽、大缓冲区，它们可被设置成不同的方法来习惯带宽的需求。
5．外部FIFO接口
EP2、EP4、EP6和EP8大端点缓冲区首要用来进行高速（480Mbit/s）数据传输。能够经过FIFO数据接口与外部AS%&&&&&%和DSP等处理器无缝衔接来完成高速数据传输。它具有的通用接口有：Slave FIFO或GPIF（内部主）、同步或异步时钟、内部或外部时钟等。
6．中止资源
FX2的中止结构是在一个规范8051单片机的基础上增强和扩展了部分中止资源，中止资源如表2.3所示。
表2.3 FX中止资源表
|
FX2中止 |
中 断 来 源 |
中 断 向 量 |
优 先 级 |
|
IE0 |
INT0 Pin |
0x0003 |
1 |
|
TF0 |
Timer0 Overflow |
0x000B |
2 |
|
IE1 |
INT1 Pin |
0x0013 |
3 |
|
TF1 |
Timer1 Overflow |
0x001B |
4 |
|
RI_0 TI_0 |
USART0 Rx Tx |
0x0023 |
5 |
|
TF2 |
Timer2 Overflow |
0x002B |
6 |
|
Resume |
WAKEUP/WU2 Pin |
0x0033 |
0 |
|
RI_1 TI_1 |
USART1 Rx Tx |
0x003B |
7 |
|
USBINT |
USB |
0x0043 |
8 |
|
I2CINT |
I2C BUS |
0x004B |
9 |
|
IE4 |
GPIF/FIFOs/INT4 Pin |
0x0053 |
10 |
|
IE5 |
INT5 Pin |
0x005B |
11 |
|
IE6 |
INT6 Pin |
0x0063 |
12 |
其间27个USB恳求同享USB中止，14个FIFO/GPIF源同享INT4。
芯片的具体介绍与运用方法可参看芯片数据手册。
2.2.12 电源电路规划
电源是整个体系能够正常作业的根本确保，假如电源电路规划的欠好，体系有或许不能作业，或许即便能作业可是散热条件欠好，导致体系不稳定等异常情况。所以怎么选用适宜的电源芯片，以及怎么合理地对电源进行布局布线，都是值得下大功夫研讨的。
在选用电源之前要仔细阅览FPGA的芯片手册，一般来说FPGA用到的管脚和资源越多，那么所需求的电流就越大，当电路发动时FPGA的瞬间电流也比较大。经过数据手册中供给的电气参数，确认FPGA最大需求多大的电流才干作业。
下面是几种常运用的FPGA参阅电源。
- AS117能够供给1A电流，线型电源（适用144管脚以下、5万逻辑门以下的FPGA）。
- AS2830（或LT1085/6）能够供给3A电流，线性电源（适用240管脚以下、30万逻辑门以下的FPGA）。
- TPS54350能够供给3A电流，开关电源（适用大封装大规模的高端FPGA）。
AS2830电源运用电路如图2.23所示。
关于线性电源芯片，输出电压和输入电压的关系为：Vout=(1+RP3/RP2)×Vref。
Vref一般是1.25V，输出假定输入Vin为5V，Vout为1.5V，那么RP2/RP3=1/5，而RP3一般要求100～150W，那么能够选RP3=100W，RP2=500W。假如选用了固定电平输出的芯片，只需求把RP3焊0W，RP2不焊接即可。
图2.23 AS2830电源运用电路
2.2.13 复位电路规划
一般复位电路选用的是低电平复位，只要单个单片机选用高电平复位方法。
常见的电平复位电路分为芯片复位和阻容复位。前者的复位信号比较稳定，而后者简单呈现颤动。因而在本钱答应的范围内咱们一般引荐运用芯片复位。
常用的芯片复位有MAX708S/706S系列，它们可供给高、低电平两种复位方法和电源监控才能（监控电源电压低到必定程度主动复位）。
IMP811是一款比较低价的复位芯片，只要低电平复位功用，可是其体积十分小。
阻容复位典型衔接电路如图2.24所示。
图2.24 阻容复位典型衔接电路
MAX708S典型衔接电路如图2.25所示。
图2.25 MAX708S典型衔接电路
IMP811典型衔接电路如图2.26所示。
图2.26 IMP811典型衔接电路
2.2.14 时钟电路规划
时钟电路典型衔接如图2.27所示。
图2.27 时钟电路典型衔接
